StartseiteLernenSkin-Effekt
Vollständiger Technischer Leitfaden

Skin-Effekt im PCB-Design: Hochfrequenzverlust und Kupferrauheit

Meistern Sie die Physik und praktischen Auswirkungen des Skin-Effekts im Hochgeschwindigkeits-PCB-Design. Dieser umfassende Leitfaden behandelt elektromagnetische Prinzipien, Skin-Depth-Berechnungen, frequenzabhängigen Widerstand, Kupferrauheitsmodelle und Designstrategien für Signale von 1 Gbps bis 112 Gbps und darüber hinaus.

Ob Sie PCIe Gen5, 100G Ethernet, USB4 oder nächste Generation DDR5-Schnittstellen entwerfen, das Verständnis des Skin-Effekts ist wesentlich für die Einhaltung von Einfügungsverlustbudgets und das Erreichen zuverlässiger Signalintegrität.

Was ist der Skin-Effekt?

Der Skin-Effekt ist ein grundlegendes elektromagnetisches Phänomen, bei dem Wechselstrom (AC) dazu neigt, hauptsächlich nahe der Außenfläche eines Leiters zu fließen, anstatt gleichmäßig über seinen Querschnitt verteilt zu sein. Bei hohen Frequenzen reduziert diese Konzentration des Stroms an der "Haut" des Leiters effektiv die nutzbare Leiterfläche und erhöht den AC-Widerstand im Vergleich zum DC-Widerstand dramatisch.

Wichtige Erkenntnis

Bei Gleichstrom (0 Hz) verteilt sich der Strom gleichmäßig über den Querschnitt eines Leiters. Mit zunehmender Frequenz drängt der Strom aufgrund elektromagnetischer Induktion zur Oberfläche. Dies ist kein Materialfehler oder Fertigungsproblem - es ist ein grundlegendes physikalisches Gesetz, das alle Leiter betrifft.

Für moderne Hochgeschwindigkeits-Digitalschnittstellen wie PCIe Gen4/5 (8-32 GT/s, mit Harmonischen bis 25+ GHz) oder 100G Ethernet (56 Gbaud PAM4) ist der Skin-Effekt die dominante Quelle von Leiterverlusten und muss durch Leiterbahngeometrie, Kupferqualität und Materialauswahl sorgfältig verwaltet werden.

Warum der Skin-Effekt für das PCB-Design Wichtig ist

  • Erhöhte Einfügungsdämpfung: Bei 10 GHz kann eine PCB-Leiterbahn einen 10-20× höheren Widerstand als bei DC haben und die Signalamplitude direkt dämpfen
  • Frequenzabhängiges Verhalten: Verlust steigt mit √Frequenz, wodurch Hochfrequenzkomponenten schneller Signale stärker gedämpft werden
  • Augendiagramm-Schließung: Übermäßiger Verlust reduziert Augenhöhe und -breite, erhöht die Bitfehlerrate (BER)
  • Erschöpfung des Link-Budgets: Hochgeschwindigkeitsprotokolle haben strenge Einfügungsverlustbudgets (z.B. PCIe Gen5 erlaubt ~28 dB bei Nyquist)

Das Verständnis des Skin-Effekts ermöglicht Ihnen fundierte Entscheidungen über Leiterbahnbreite, Kupfergewicht, Oberflächenbeschaffenheit und Materialauswahl, um Verluste zu minimieren und Ihre Anforderungen an die Signalintegrität zu erfüllen.

Physik und Elektromagnetische Prinzipien

Um richtig für den Skin-Effekt zu entwerfen, hilft es, die zugrunde liegende Physik zu verstehen. Der Skin-Effekt entsteht aus elektromagnetischer Induktion und dem Faradayschen Gesetz.

Der Mechanismus

  1. 1
    Wechselstrom erzeugt ein zeitvariables Magnetfeld: Wenn Wechselstrom durch einen Leiter fließt, erzeugt er ein Magnetfeld, das mit der gleichen Frequenz wie der Strom schwingt (Ampèresches Gesetz: ∇×H = J).
  2. 2
    Das Magnetfeld induziert Wirbelströme: Dieses zeitvariable Magnetfeld durchdringt den Leiter und induziert zirkulierende Wirbelströme darin (Faradaysches Gesetz: ∇×E = -∂B/∂t).
  3. 3
    Wirbelströme wirken dem Hauptstrom entgegen: Nach dem Lenzschen Gesetz erzeugen die induzierten Wirbelströme ihr eigenes Magnetfeld, das der Änderung des ursprünglichen Feldes entgegenwirkt. Die Wirbelströme fließen in einer Richtung, die dem Hauptstrom im Zentrum des Leiters entgegenwirkt.
  4. 4
    Der Strom drängt zur Oberfläche: Der Widerstand ist im Zentrum am stärksten und an der Oberfläche am schwächsten. Dies führt dazu, dass die Stromdichte an der Leiteroberfläche am höchsten ist und exponentiell zum Zentrum hin abnimmt.

Mathematische Beschreibung

Die Stromdichte J als Funktion der Tiefe x von der Oberfläche folgt einem exponentiellen Abfall:

// Stromdichte vs Tiefe

J(x) = J₀ · e^(-x/δ)

Wo:

J₀ = Oberflächenstromdichte

x = Tiefe von der Oberfläche

δ = Eindringtiefe (wo J auf 37% von J₀ fällt)

Praktische Bedeutung

Etwa 63% des Gesamtstroms fließt innerhalb einer Skin-Tiefe von der Oberfläche. 86% fließt innerhalb von zwei Skin-Tiefen, und 95% innerhalb von drei. Jenseits von 3-4 Skin-Tiefen ist der Strom vernachlässigbar.

Das bedeutet, dass sobald Ihre Kupferdicke etwa 3-4× Skin-Tiefe überschreitet, das Dickermachen fast keinen Vorteil für den AC-Widerstand bei dieser Frequenz bietet. Deshalb hilft ultradickes Kupfer (4 oz, 6 oz) nicht für Hochgeschwindigkeitssignale - es hilft nur für die DC-Stromkapazität.

Skin-Depth-Formel und Berechnungen

Die Skin-Tiefe (δ) ist der Abstand von der Leiteroberfläche, an dem die Stromdichte auf 1/e (etwa 37%) ihres Wertes an der Oberfläche abgenommen hat. Sie quantifiziert, wie tief der Wechselstrom eindringt.

Allgemeine Formel

// Skin depth general formula

δ = √(ρ / (π · f · μ))

Where:

δ = skin depth (meters)

ρ = resistivity of conductor (Ω·m)

f = frequency (Hz)

μ = permeability (H/m) = μᵣ · μ₀

μ₀ = 4π × 10⁻⁷ H/m (permeability of free space)

Vereinfachte Formel für Kupfer

Für Kupfer bei 20°C mit ρ = 1,68×10⁻⁸ Ω·m und μᵣ = 1 (nicht magnetisch) vereinfacht sich die Formel zu:

Metrische Einheiten

δ(mm) = 66 / √f(MHz)

or

δ(μm) = 66000 / √f(MHz)

Imperiale Einheiten

δ(mil) = 2600 / √f(MHz)

or

δ(mil) = 82.2 / √f(GHz)

Berechnungsbeispiele

Example 1: 1 GHz (PCIe Gen3, 10G Ethernet)

f = 1 GHz = 1000 MHz

δ = 66 / √1000 = 66 / 31.62 = 2.09 μm (0.082 mil)

This is only 6% of 1 oz copper thickness (35 μm)

Example 2: 10 GHz (PCIe Gen5, 25G SerDes)

f = 10 GHz = 10000 MHz

δ = 66 / √10000 = 66 / 100 = 0.66 μm (0.026 mil)

This is only 2% of 1 oz copper - most copper is unused!

Example 3: 28 GHz (56G PAM4, 5G mmWave)

f = 28 GHz = 28000 MHz

δ = 66 / √28000 = 66 / 167.3 = 0.39 μm (0.015 mil)

Comparable to copper grain size - extreme regime!

Temperatureffekte

Der Kupferwiderstand steigt mit der Temperatur (~0,4%/°C), was die Skin-Tiefe leicht erhöht. Dieser Effekt ist jedoch im Vergleich zur Frequenzvariation gering. Für die meisten PCB-Arbeiten bei typischen Betriebstemperaturen (0-85°C) reichen die 20°C-Werte aus. Für extreme Umgebungen (>100°C) verwenden Sie:

ρ(T) = ρ₂₀ · [1 + 0.00393(T - 20)]

Skin-Effekt bei Verschiedenen Frequenzen

Diese umfassende Tabelle zeigt, wie die Skin-Tiefe mit der Frequenz variiert und ihre praktischen Auswirkungen auf das PCB-Leiterbahn-Design. Referenz: 1 oz Kupfer = 35 μm (1,4 mil) Enddicke.

FrequenzSkin-Tiefevs 1 oz CuAuswirkungTypische Verwendungen
100 kHz0.21 mm (8.3 mil)600% von 1 oz CuVernachlässigbar - DC-Widerstand dominiertAudio, Leistungsschaltung
1 MHz66 μm (2.6 mil)189% von 1 oz CuVernachlässigbar für PCB-LeiterbahnenLeistungselektronik, EMI
10 MHz21 μm (0.83 mil)60% von 1 oz CuBeginnt zu zählen - ~1.5× DC RHochgeschwindigkeits-Parallelbusse
100 MHz6.6 μm (0.26 mil)19% von 1 oz CuSignifikant - ~3× DC RFast Ethernet, USB 2.0
1 GHz2.1 μm (0.08 mil)6% von 1 oz CuDominiert Verlust - ~10× DC RPCIe Gen3, 10G Ethernet
10 GHz0.66 μm (0.026 mil)2% von 1 oz CuKritisch + RauheitseffektePCIe Gen4/5, 25G+ SerDes
28 GHz0.39 μm (0.015 mil)1.1% von 1 oz CuExtrem - VLP-Kupfer erforderlich56G PAM4, 5G mmWave

Wichtige Erkenntnis: Die √f-Beziehung

Beachten Sie, dass die Skin-Tiefe umgekehrt proportional zur Quadratwurzel der Frequenz ist. Das bedeutet:

  • Verdopplung der Frequenz reduziert die Skin-Tiefe um ~29% (Faktor √2 = 1,41)
  • 10× Frequenz reduziert die Skin-Tiefe um ~68% (Faktor √10 = 3,16)
  • Von 1 GHz auf 10 GHz reduziert sich die Skin-Tiefe von 2,1 μm auf 0,66 μm

Da der AC-Widerstand umgekehrt proportional zur leitenden Fläche ist (die mit der Skin-Tiefe schrumpft), steigt der Widerstand mit √f. Deshalb steigt der Leiterverlust auf einer dB-Skala ungefähr linear mit der Frequenz.

Auswirkung auf den PCB-Leiterbahnwiderstand

Wenn die Skin-Tiefe mit der Frequenz abnimmt, steigt der effektive Widerstand einer PCB-Leiterbahn dramatisch an. Dies ist der primäre Mechanismus des Leiterverlusts in Hochgeschwindigkeitsübertragungsleitungen.

AC-Widerstand vs DC-Widerstand

Für eine rechteckige Leiterbahn (typische PCB-Mikrostreifenleitung oder Stripline) ist der DC-Widerstand:

// DC resistance

R_DC = ρ · L / (W · T)

Where:

ρ = resistivity (1.68×10⁻⁸ Ω·m for copper)

L = trace length (m)

W = trace width (m)

T = trace thickness (m)

Bei hohen Frequenzen, wo der Skin-Effekt dominiert, wird die effektive Dicke durch die Skin-Tiefe begrenzt:

// AC resistance (simplified, rectangular trace)

R_AC ≈ ρ · L / (W · δ) for T >> δ

Resistance ratio:

R_AC / R_DC ≈ T / δ (when T > 3δ)

Praktisches Beispiel: 50Ω Mikrostrip bei 10 GHz

Szenario:

  • Leiterbahn: 5 mil breit, 1 oz Kupfer (1,4 mil dick), 2 Zoll lang
  • Substrat: FR-4, εᵣ = 4,3, h = 8 mil
  • Frequenz: 10 GHz, Skin-Tiefe = 0,66 μm = 0,026 mil

DC-Widerstand:

R_DC = 1.68×10⁻⁸ × 0.0508 / (0.000127 × 0.0000356) = 0.19 Ω

AC-Widerstand bei 10 GHz:

δ = 0.66 μm, T/δ = 35 μm / 0.66 μm = 53

R_AC ≈ 53 × R_DC = 10 Ω

Ergebnis: Bei 10 GHz hat diese Leiterbahn einen ~53× höheren Widerstand als bei DC! Für eine 2-Zoll-Leiterbahn sind das 10Ω Widerstand. Für eine 50Ω-Übertragungsleitung, die ein 1V-Signal führt, ist der Spannungsabfall signifikant.

Berechnung des Einfügungsverlusts

Der Leiterverlust in dB pro Längeneinheit wird üblicherweise ausgedrückt als:

// Conductor loss (dB/inch)

Loss = 0.433 × R_AC / Z₀

Where:

R_AC = AC resistance per unit length (Ω/inch)

Z₀ = characteristic impedance (typically 50Ω or 100Ω diff)

0.433 = conversion factor (ln(10)/20)

Für unser obiges Beispiel (10Ω für 2 Zoll = 5 Ω/Zoll):

Loss = 0.433 × 5 / 50 = 0.043 dB/Zoll

Für 10 Zoll: 0,43 dB Gesamtleiterverlust bei 10 GHz

Warum Das Wichtig Ist

Hochgeschwindigkeitsprotokolle haben strenge Verlustbudgets. Zum Beispiel:

  • PCIe Gen5 (32 GT/s): Max ~28 dB Einfügungsverlust bei 16 GHz (Nyquist)
  • USB4 (40 Gbps): Max ~20 dB bei 20 GHz
  • 100G Ethernet (56 Gbaud PAM4): Max ~30 dB bei 28 GHz

Bei langen Leiterbahnen, Steckern, Vias und anderen Diskontinuitäten zählt jedes 0,1 dB. Die Minimierung des Leiterverlusts durch korrektes Design ist wesentlich.

Häufig Gestellte Fragen

Was ist der Skin-Effekt und warum tritt er auf?

Der Skin-Effekt ist die Tendenz von Wechselstrom (AC), hauptsächlich nahe der Oberfläche eines Leiters zu fließen, anstatt gleichmäßig durch seinen Querschnitt. Er tritt aufgrund elektromagnetischer Induktion auf: Der sich ändernde Strom erzeugt ein Magnetfeld, das Wirbelströme im Leiter induziert. Diese Wirbelströme wirken dem Hauptstrom im Zentrum entgegen und verstärken ihn an der Oberfläche, wodurch der Strom zu den Rändern gedrängt wird. Je höher die Frequenz, desto stärker dieser Effekt. Dies reduziert effektiv die nutzbare Leiterfläche und erhöht den AC-Widerstand im Vergleich zum DC-Widerstand.

Wie berechne ich die Skin-Tiefe für Kupfer?

Die Skin-Tiefe (δ) für Kupfer wird berechnet mit: δ = √(ρ / πfμ), wobei ρ der spezifische Widerstand ist (1,68×10⁻⁸ Ω·m für Kupfer), f die Frequenz in Hz, und μ die Permeabilität (μ₀ = 4π×10⁻⁷ H/m für Kupfer). Eine vereinfachte Formel für Kupfer bei 20°C ist: δ(mm) ≈ 66 / √f(MHz). Zum Beispiel, bei 1 GHz: δ = 66/√1000 ≈ 2,1 μm. Bei 10 GHz: δ ≈ 0,66 μm. Dies ist die Tiefe, bei der die Stromdichte auf 37% (1/e) des Oberflächenwerts abfällt.

Wann wird der Skin-Effekt für das PCB-Design signifikant?

Der Skin-Effekt wird oberhalb von 10 MHz bemerkbar und oberhalb von 100 MHz signifikant. Für 1 oz Kupfer (35 μm dick) entspricht die Skin-Tiefe bei ~9 MHz der Kupferdicke. Oberhalb dieser Frequenz reduziert eine Erhöhung der Kupferdicke den AC-Widerstand nicht. Bei 1 GHz beträgt die Skin-Tiefe nur 2,1 μm - nur 6% der 1 oz Kupferdicke - daher ist der AC-Widerstand etwa 10× der DC-Widerstand. Für Hochgeschwindigkeitsdigital (>1 Gbps) ist der Skin-Effekt die dominierende Quelle des Leiterverlusts und muss sorgfältig durch Optimierung der Leiterbahnbreite und Kupferoberflächenqualität verwaltet werden.

Warum ist die Kupferoberflächenrauheit bei hohen Frequenzen wichtig?

Wenn die Skin-Tiefe sich der Größenordnung der Kupferoberflächenrauheit (Rz) nähert, muss der Strom einen längeren Weg entlang des rauen Oberflächenprofils zurücklegen, anstatt eines glatten Weges. Standard-elektroabgeschiedenes (ED) Kupfer hat ein Rz von 8-12 μm mit einem Zahnprofil für die Haftung. Bei 10 GHz, wo die Skin-Tiefe 0,66 μm beträgt, erhöht diese Rauheit die effektive Weglänge um 20-40%, was direkt den Verlust erhöht. Das Hammerstad-Bekkadal-Modell quantifiziert dies: Verlust steigt um Faktor [1 + (2/π)arctan(1,4(Rz/δ)²)]. Sehr niedrigprofiliges (VLP) Kupfer mit Rz <2 μm kann den Verlust bei 10+ GHz um 20-30% gegenüber Standardkupfer reduzieren.

Was ist der Unterschied zwischen Leiterverlust und dielektrischem Verlust?

Leiterverlust (Skin-Effekt-Widerstand) wird durch die endliche Leitfähigkeit von Kupfer verursacht und steigt mit √Frequenz aufgrund des Skin-Effekts. Dielektrischer Verlust wird durch Energieabsorption im Isoliermaterial (PCB-Substrat) verursacht und steigt linear mit der Frequenz. Bei niedrigen Frequenzen (<1 GHz) dominiert der Leiterverlust. Bei sehr hohen Frequenzen (>10 GHz) tragen beide signifikant bei. Der Kreuzungspunkt hängt vom Material ab: Standard-FR-4 hat hohen dielektrischen Verlust, daher dominiert Leiterverlust bis ~5 GHz. Verlustarm-Materialien wie Megtron 6 haben niedrigeren dielektrischen Verlust, daher dominiert Leiterverlust bei höheren Frequenzen. Der Gesamtverlust ist die Summe beider.

Hilft dickeres Kupfer bei hohen Frequenzen?

Dickeres Kupfer hilft erheblich bei DC- und Niederfrequenz-AC-Stromkapazität und Spannungsabfall. Für Hochfrequenzsignale (>100 MHz) bietet eine weitere Dicke jedoch minimalen Nutzen für den AC-Widerstand, sobald die Kupferdicke etwa das 3-fache der Skin-Tiefe überschreitet. Bei 1 GHz beträgt 3δ = 6,3 μm - viel weniger als selbst 0,5 oz Kupfer (17,5 μm). Der Vorteil von dickerem Kupfer bei hoher Frequenz kommt hauptsächlich von erhöhter Leiterbahnbreite (mehr Umfang für Strom), nicht von der Dicke. Verwenden Sie 0,5-1 oz Kupfer für Hochgeschwindigkeitssignale. Verwenden Sie 2 oz+ nur für Versorgungs-/Masseebenen, wo DC-Stromkapazität wichtig ist.

Wie spezifiziere ich Kupfer mit geringer Rauheit für mein PCB?

Fügen Sie Kupferrauheitsanforderungen in Ihre PCB-Fertigungsnotizen und Stackup-Spezifikation ein. Für Signale >10 Gbps spezifizieren Sie 'Niedrigprofil (LP) oder VLP-Kupfer auf Signallagen, Rz <3 μm Maximum'. Für >25 Gbps spezifizieren Sie 'VLP-Kupfer, Rz <2 μm'. Fordern Sie RTF (rückbehandelte Folie) anstelle von Standard-ED-Folie an. Nicht alle Hersteller bieten VLP-Kupfer an, und es erhöht die Kosten um 10-30%. Überprüfen Sie die Fertigungsfähigkeit vor dem Abschluss des Designs. Premium-Materialien wie Megtron 6/7 werden oft standardmäßig mit glatterem Kupfer geliefert. Fordern Sie immer eine Querschnittsanalyse an, um die Rauheit in gefertigten Platinen zu überprüfen.

Was sind die Hammerstad- und Huray-Rauheitsmodelle?

Dies sind mathematische Modelle zur Vorhersage, wie Kupferrauheit den Hochfrequenzverlust erhöht. Das Hammerstad-Bekkadal-Modell (1986) ist einfacher und verwendet den Rauheitsparameter Rz (Spitze-Tal-Höhe): Verlustmultiplikator = 1 + (2/π) × arctan[1,4 × (Rz/δ)²]. Das Huray-Modell (2010) ist genauer und modelliert Rauheit als kugelförmige Knötchen auf der Oberfläche. Es erfordert eine detailliertere Rauheitscharakterisierung, sagt aber Verluste bei sehr hohen Frequenzen besser voraus. Die meisten PCB-Design-Tools verwenden Hammerstad der Einfachheit halber. Für Designs >25 GHz erwägen Sie das Huray-Modell mit Rauheitsdaten von Ihrem Hersteller.

Bereit, Ihr Hochgeschwindigkeitsdesign zu Optimieren?

Verwenden Sie unseren kostenlosen Impedanzrechner, um Leiterbahnen mit optimaler Breite und Geometrie für minimalen Skin-Effekt-Verlust zu entwerfen. Berücksichtigen Sie Ihre spezifischen Materialeigenschaften und Frequenzanforderungen.

Brauchen Sie Hilfe bei Ihrem Design? Entdecken Sie unser vollständiges Glossar und Praxisbeispiele.