Einführung in die Übertragungsleitungstheorie
Die Übertragungsleitungstheorie beschreibt, wie sich elektromagnetische Wellen entlang von Leitern ausbreiten. Im PCB-Design werden Leiterbahnen zu Übertragungsleitungen, wenn ihre elektrische Länge sich der Signalwellenlänge nähert. Das Verständnis dieses Verhaltens ist für das Design zuverlässiger Hochgeschwindigkeits-Digital- und HF-Schaltungen unerlässlich.
Warum Übertragungsleitungstheorie Wichtig ist
Wann Übertragungsleitungseffekte Gelten
Nicht jede Leiterbahn ist eine Übertragungsleitung. Der kritische Faktor ist das Verhältnis zwischen Ausbreitungsverzögerung der Leiterbahn und Anstiegs-/Abfallzeit des Signals. Wenn die Verzögerung der Leiterbahn etwa 1/6 der Anstiegszeit überschreitet, werden Übertragungsleitungseffekte signifikant.
Kritische Längenberechnung
Kritische Längenformel:
Wobei c = Lichtgeschwindigkeit (3×10⁸ m/s), εᵣ = effektive Dielektrizitätskonstante
Beispielberechnungen:
Moderne Hochgeschwindigkeitssignale
Bei den heutigen Hochgeschwindigkeitsschnittstellen sind fast alle Leiterbahnen Übertragungsleitungen:
- • DDR4/DDR5: 50-100 ps Flankenraten → kritische Länge ~2-4 mm
- • PCIe Gen4/5: 35-50 ps Flankenraten → kritische Länge ~1-2 mm
- • USB 3.2: 50-80 ps Flankenraten → kritische Länge ~2-3 mm
- • 10G Ethernet: 30-40 ps Flankenraten → kritische Länge ~1 mm
Übertragungsleitungsparameter
Eine Übertragungsleitung wird durch vier verteilte Parameter charakterisiert: Widerstand (R), Induktivität (L), Leitwert (G) und Kapazität (C) pro Längeneinheit. Diese RLGC-Parameter bestimmen das gesamte Verhalten der Übertragungsleitung.
RLGC-Parameter
R - Serienwiderstand
- • DC-Widerstand des Leiters
- • Steigt mit Frequenz (Skin-Effekt)
- • Einheiten: Ω/m
- • Verursacht Signaldämpfung
L - Serieninduktivität
- • Selbst- und Gegenseitige Induktivität
- • Hängt von der Geometrie ab
- • Einheiten: H/m
- • Beeinflusst Impedanz und Verzögerung
G - Parallelleitwert
- • Dielektrischer Verlust
- • Bezogen auf Verlustfaktor
- • Einheiten: S/m
- • Normalerweise klein bei niedrigen Frequenzen
C - Parallelkapazität
- • Zwischen Leiter und Referenz
- • Hängt von Geometrie und εᵣ ab
- • Einheiten: F/m
- • Beeinflusst Impedanz und Verzögerung
Charakteristische Impedanz
Die charakteristische Impedanz (Z₀) ist das Verhältnis von Spannung zu Strom für eine Welle, die sich entlang der Leitung ausbreitet. Sie hängt nur von der Geometrie und den Materialien der Leitung ab, nicht von Länge oder Abschluss.
Formeln für Charakteristische Impedanz
Allgemeine Formel (Verlustfrei):
Allgemeine Formel (Verlustbehaftet):
Typische Werte:
Ausbreitung und Verzögerung
Signale wandern entlang von Übertragungsleitungen mit der Ausbreitungsgeschwindigkeit, die aufgrund des dielektrischen Materials langsamer ist als die Lichtgeschwindigkeit im Vakuum.
Ausbreitungsparameter
Ausbreitungsgeschwindigkeit:
Für FR-4 (εᵣ ≈ 4,4): v ≈ 0,48c ≈ 144 mm/ns
Ausbreitungsverzögerung:
Für FR-4: ca. 6-7 ps/mm oder 150-170 ps/Zoll
Auswirkungen der Verzögerungsanpassung
- 1 mm Längenunterschied ≈ 6-7 ps Verzögerungsunterschied
- Via-Übergänge fügen ~10-30 ps hinzu, je nach Via-Typ
- Lagenwechsel beeinflussen εᵣ_eff und damit die Ausbreitungsgeschwindigkeit
Reflexionen und VSWR
Wenn ein Signal auf eine Impedanzdiskontinuität trifft, wird ein Teil der Welle zur Quelle zurückreflektiert. Der Reflexionskoeffizient quantifiziert diesen Effekt.
Reflexionskoeffizient
Reflexionskoeffizient (Γ):
Bereich: -1 (Kurzschluss) bis +1 (offen), 0 = angepasst
VSWR (Stehwellenverhältnis):
Bereich: 1:1 (perfekte Anpassung) bis ∞:1 (vollständige Fehlanpassung)
Reflexionseffekte in Digitalen Signalen
- Überschwingen/Unterschwingen: Kann IC-Spannungsnennwerte überschreiten
- Klingeln: Mehrfache Reflexionen verursachen Oszillationen
- Timing-Fehler: Nicht-monotone Flanken verursachen Fehlauslösungen
- EMI: Reflexionen erzeugen strahlende Stehwellen
Abschlussstrategien
Der Abschluss eliminiert Reflexionen durch Anpassung der Leitungsimpedanz an kritischen Punkten. Verschiedene Abschlussschemas haben unterschiedliche Kompromisse.
Abschlusstypen
Serien-(Quellen-)Abschluss
- • Widerstand am Treiberausgang
- • R = Z₀ - R_driver
- • Niedriger Stromverbrauch
- • Halbe Amplitude am Empfänger zunächst
- • Funktioniert für Punkt-zu-Punkt
Parallel-(Last-)Abschluss
- • Widerstand am Empfänger
- • R = Z₀
- • Volle Amplitude sofort
- • Höherer Stromverbrauch (DC-Pfad)
- • Gut für Multi-Drop-Busse
Thevenin-Abschluss
- • Pull-up- und Pull-down-Widerstände
- • Setzt DC-Arbeitspunkt
- • 2R jeweils für Z₀ parallel
- • Höherer Stromverbrauch als parallel
- • Gut für vorbelastete Signale
AC-(RC-)Abschluss
- • Serien-R-C am Empfänger
- • Blockiert DC, schließt AC ab
- • Niedriger Stromverbrauch
- • Begrenzte Niederfrequenzantwort
- • Gut für periodische Signale
PCB-Übertragungsleitungsstrukturen
Verschiedene PCB-Routing-Strukturen haben unterschiedliche Impedanzeigenschaften und eignen sich für unterschiedliche Anwendungen.
Häufige PCB-Übertragungsleitungstypen
Mikrostreifenleitung
Leiterbahn auf Außenlage mit Massefläche darunter. Häufigste Struktur.
- • Höhere Impedanz bei gegebener Breite
- • Der Umgebung ausgesetzt (EMI-Bedenken)
- • Einfacher zu messen/debuggen
- • εᵣ_eff < εᵣ (Luft über Leiterbahn)
Streifenleitung
Leiterbahn zwischen zwei Masseflächen (Innenlage).
- • Bessere Abschirmung, geringeres EMI
- • Niedrigere Impedanz bei gegebener Breite
- • εᵣ_eff = εᵣ (vollständig eingebettet)
- • Schwerer zugänglich für Debug
Koplanarer Wellenleiter
Leiterbahn mit Masseflächen auf derselben Lage (mit oder ohne Masse darunter).
- • Gut für HF und Hochgeschwindigkeit
- • Einfacher Massezugang für Vias
- • Geringeres Übersprechen zu benachbarten Leiterbahnen
- • Mehr PCB-Fläche erforderlich
Differentielle Übertragungsleitungen
Differentielle Signalisierung verwendet zwei komplementäre Signale. Das differentielle Paar hat verschiedene Impedanzmodi, die für ein ordnungsgemäßes Design verstanden werden müssen.
Differentielle Impedanzmodi
Differenzieller Modus (Zdiff):
Wobei k = Kopplungskoeffizient. Engere Kopplung → niedrigerer Zdiff.
Gleichtaktmodus (Zcm):
Wichtig für Gleichtaktrauschimmunität.
- Konstanten Abstand entlang des differentiellen Paar-Routings beibehalten
- Leiterbahnlängen innerhalb des Paares auf <5% der Anstiegszeit anpassen
- Differentielle Paare von Single-Ended-Signalen fernhalten
Verlustmechanismen
Die Signaldämpfung in PCB-Übertragungsleitungen stammt von Leitverlusten (resistiv) und dielektrischen Verlusten. Beide nehmen mit der Frequenz zu.
Verlustkomponenten
Leiterverlust
- • DC-Widerstand der Leiterbahn
- • Skin-Effekt bei hoher Frequenz
- • Oberflächenrauigkeitseffekt
- • Steigt als √f
Dielektrischer Verlust
- • Proportional zum Verlustfaktor (tan δ)
- • Steigt linear mit Frequenz
- • Dominiert bei sehr hohen Frequenzen
- • FR-4: tan δ ≈ 0.02
Verlustminderung
- Breitere Leiterbahnen verwenden (niedrigerer Widerstand)
- Materialien mit geringem Verlust wählen (tan δ < 0,005)
- Glattes Kupfer für Hochgeschwindigkeitslagen spezifizieren
- Leiterbahnlänge minimieren
Simulationsmethoden
Die Übertragungsleitungssimulation prognostiziert das Signalverhalten vor der Fertigung. Verschiedene Simulationsansätze dienen unterschiedlichen Zwecken.
Simulationsansätze
2D-Feldsolver
- • Berechnet Z₀, Verzögerung, Kopplung
- • Schnell, gut für Initialdesign
- • Nimmt einheitlichen Querschnitt an
- • Beispiele: Saturn, Polar SI
3D-EM-Simulation
- • Vollständige elektromagnetische Analyse
- • Behandelt Diskontinuitäten, Vias
- • Rechenintensiv
- • Beispiele: HFSS, CST
SPICE-Simulation
- • Zeitbereichswellenformen
- • Verwendet extrahierte Modelle
- • Augendiagramm-Analyse
- • Beispiele: HyperLynx, SIwave
IBIS-Modellierung
- • IC-Treiber/Empfänger-Verhalten
- • Nicht-proprietäres Format
- • Verwendet mit Kanalmodellen
- • IBIS-AMI für SerDes
Übertragungsleitungs-Designregeln
Wesentliche Designregeln
- Impedanz auf ±10% oder besser kontrollieren
- Alle Übertragungsleitungen ordnungsgemäß abschließen
- Impedanzdiskontinuitäten minimieren
- Über kontinuierliche Referenzebenen routen
- Massevias bei Lagenübergängen hinzufügen
- Längen innerhalb differentieller Paare anpassen
- Geeignetes Via-Design für Hochgeschwindigkeit verwenden
- Kritische Netze vor Layout simulieren
Wichtige Erkenntnisse
- Leiterbahnen als Übertragungsleitungen behandeln, wenn die Länge die kritische Länge überschreitet
- Charakteristische Impedanz hängt von Geometrie und Materialien ab, nicht von der Länge
- Impedanzdiskontinuitäten verursachen Reflexionen, die Signale verschlechtern
- Ordnungsgemäßer Abschluss eliminiert Reflexionen
- Differentielle Paare erfordern Beachtung sowohl des differentiellen als auch des Gleichtaktmodus
- Verluste nehmen mit der Frequenz zu—für lange Leiterbahnen berücksichtigen
Verwandte Rechner
Verwenden Sie unsere Übertragungsleitungsrechner: