Was ist der Unterschied zwischen Microstrip und Stripline?

Microstrip ist eine Außenleiterbahn, die von einer einzelnen Masseebene getrennt ist. Sie hat schnellere Ausbreitung, strahlt aber mehr EMI ab. Stripline ist eine Innenleiterbahn zwischen zwei Masseebenen mit besserer Abschirmung, aber langsamerer Ausbreitung.

Wie beeinflusst der Skin-Effekt mein Design?

Bei Frequenzen über 1GHz konzentriert sich der Strom an der Außenfläche des Leiters. Dies reduziert den effektiven Querschnitt und erhöht Widerstand und Signaldämpfung. HVLP-Kupfer (glatt) hilft, diesen Effekt zu mildern.

Sind diese Rechner kostenlos?

Ja, alle ImpedanceCalculator-Tools sind für Ingenieure, Studenten und Fachleute völlig kostenlos. Keine Registrierung erforderlich.

Kostenloser Online-PCB-Impedanzrechner

Schnellvorlagen:

EDA-Import

Importieren von KiCad oder Altium

Ziehen oder klicken

Scroll to Zoom | Drag to Pan | 100%

Parameter

Zielimpedanz

Leiterbahnbreite (W)

mil

Dielektrikumshöhe (H)

mil

Kupferdicke (T)

mil

Cu-Rauheit

Frequenz (1 GHz)

Analyse & Prüfung

DFM-Prüfung

B/A:4/4mil

Tol:±10%

KI-Ingenieur

Demo

Beispielausgabe

Design meets IPC Class 2 requirements

Impedance within ±5% of 50Ω target

Trace width compatible with processes

Consider via stitching for transitions

DFM Warnungen Tipps

Ergebnisse

Charakteristische Impedanz

Single-ended

Z-se

56.6Ω

+13.1% vs Ziel (50Ω)

DFM OK

Einfügedämpfung

@ 1 GHz

0.208

dB/inch

Verzögerung

146.8 ps/in

Induktivität

8.30 nH/in

Kapazität

2.60 pF/in

Engineering-Nachschlagetabellen

Gängige Protokolle

USB 2.0

Weite Toleranz

90Ω Diff

±15%

USB 3.x

Kritische Längenanpassung

90Ω Diff

±10%

PCIe Gen3/4

Low-Loss Material erforderlich

85Ω Diff

±10%

DDR4 Data

Längenanpassung nach Byte-Lane

40-50Ω SE

±5%

Ethernet

Magnetische Kopplung

100Ω Diff

±15%

Materialauswahl-Leitfaden

Standard FR-4 (Tg 130-150)
Niedrige Kosten. Gut für Digital <1GHz. Hoher Verlustfaktor (Df ~0.02).
Hohes Tg FR-4 (Tg 170+)
Zuverlässig für Multilayer (>6L). Isola 370HR.
Geringer Verlust / Hohe Geschwindigkeit
Erforderlich für 10Gbps+. Megtron 6, Rogers 4350B. Niedriger Df (~0.002).

Fertigungslimits (DFM)

Min. Leiterbahn/Abstand (Std)4/4 mil

Min. Leiterbahn/Abstand (Erw.)3/3 mil

Min. Bohrung (Mechanisch)8 mil (0.2mm)

Min. Laserbohrung (HDI)3-4 mil

Seitenverhältnis (Via)8:1 (Std), 10:1 (Adv)

Profi-Tipp: Halten Sie Leiterbahnen immer mindestens 2H (2x Dielektrikumshöhe) von Ebenenrändern entfernt, um Impedanzdiskontinuitäten zu vermeiden.

Grundlagen der Technik

Impedanz-Grundlagen für PCB-Design

Wesentliches Wissen für Signalintegritätsingenieure. Beherrschen Sie diese Konzepte, um zuverlässige Hochgeschwindigkeitsschaltungen zu entwerfen.

Was ist die charakteristische Impedanz (Z₀)?

Die charakteristische Impedanz ist das Verhältnis von Spannung zu Strom für eine Welle, die sich entlang einer Übertragungsleitung ausbreitet. Sie hängt von der physikalischen Geometrie der Leiterbahn (Breite, Dicke, Höhe über der Massefläche) und der Dielektrizitätskonstante (Dk) des PCB-Materials ab. Für eine verlustfreie Leitung gilt Z₀ = √(L/C), wobei L die Induktivität pro Längeneinheit und C die Kapazität pro Längeneinheit ist.

50Ω

Single-Ended-Digitalsignale, RF

75Ω

Video, Kabelfernsehen, Rundfunk

100Ω

Differentielle Paare (USB, HDMI, PCIe)

Wichtige Impedanzformeln

Mikrostreifen-Impedanz

Z₀ = (87/√(εᵣ+1.41)) × ln(5.98H/(0.8W+T))

Näherung für Leiterbahnen auf der Außenschicht. Gültig wenn W/H > 0.1 und εᵣ < 16.

εᵣDielektrizitätskonstante (Dk)

HHöhe zur Massefläche

WLeiterbahnbreite

TLeiterbahndicke

Stripline-Impedanz

Z₀ = (60/√εᵣ) × ln(4H/(0.67π(0.8W+T)))

Für Innenschicht-Leiterbahnen zwischen zwei Masseflächen. Bessere EMI-Abschirmung.

εᵣDielektrizitätskonstante

HGesamtdielektrikumshöhe

WLeiterbahnbreite

TLeiterbahndicke

Ausbreitungsverzögerung

tpd = 85 × √(0.475εᵣ + 0.67) ps/in

Zeit für das Signal, um einen Zoll zu durchlaufen. Kritisch für Timing-Analyse.

tpdAusbreitungsverzögerung

εᵣEffektive Dielektrizitätskonstante

Differentielle Impedanz

Zdiff = 2 × Z₀ × (1 - k)

Für differentielle Paare. k ist der Kopplungskoeffizient zwischen den Leiterbahnen.

ZdiffDifferentielle Impedanz

Z₀Single-Ended-Impedanz

kKopplungskoeffizient (0-1)

Skin-Tiefe

δ = √(ρ/(π×f×μ))

Tiefe, bei der die Stromdichte auf 37% abfällt. Beeinflusst Hochfrequenzverluste.

δSkin-Tiefe

ρSpezifischer Widerstand (Kupfer: 1.68×10⁻⁸ Ω·m)

fFrequenz in Hz

Via-Induktivität

L = 5.08h[ln(4h/d) + 1] nH

Johnson-Formel für Via-Induktivität. Kritisch für Power Integrity.

hVia-Höhe (Zoll)

dVia-Durchmesser (Zoll)

LInduktivität (nH)

Schnellreferenztabellen

Gängige PCB-Materialien

Material	Dk	Df	Anwendung
FR-4 Standard	4.2-4.5	0.02	Allzweck, <3Gbps
FR-4 High Tg	4.2-4.4	0.018	Bleifrei, hohe Temp
Isola 370HR	4.04	0.021	Hohe Zuverlässigkeit
Megtron 6	3.4	0.002	Hochgeschwindigkeit, 25Gbps+
Rogers 4350B	3.48	0.0037	RF/Mikrowelle bis 10GHz
Rogers 4003C	3.55	0.0027	Kostengünstiges RF

Standard-Impedanzziele

Schnittstelle	Z₀ (SE)	Zdiff	Hinweise
DDR4/DDR5	40Ω	80Ω	±10% Toleranz
USB 2.0	45Ω	90Ω	±10%
USB 3.x/4	45Ω	85Ω	±10%
PCIe Gen3/4/5	50Ω	85Ω	±10%
HDMI 2.x	50Ω	100Ω	±10%
Ethernet 1G	50Ω	100Ω	±10%
SATA	50Ω	100Ω	±15%

Kupfergewicht-Umrechnung

Gewicht (oz)	Dicke (mil)	Dicke (μm)	Strom (A/mm)
0.5 oz	0.7 mil	17.5 μm	~3A
1 oz	1.4 mil	35 μm	~6A
2 oz	2.8 mil	70 μm	~12A
3 oz	4.2 mil	105 μm	~18A

Skin-Tiefe vs Frequenz

Frequenz	Skin-Tiefe	Effekt
100 MHz	6.6 μm	Minimale Auswirkung
1 GHz	2.1 μm	Beeinflusst 0.5oz
5 GHz	0.93 μm	Deutlicher Verlust
10 GHz	0.66 μm	Glattes Kupfer
25 GHz	0.42 μm	Kritisch - HVLP erforderlich

Mikrostreifen vs Stripline Vergleich

Mikrostreifen

Außenschicht-Leiterbahn

Schnellere Ausbreitung (≈6.4 in/ns für FR-4)
Einfacher zu prüfen und zu debuggen
Niedrigere Herstellungskosten
Höhere EMI-Abstrahlung
Anfälliger für Übersprechen

Stripline

Innenschicht-Leiterbahn

Hervorragende EMI-Abschirmung
Geringeres Übersprechen zwischen Leiterbahnen
Konsistentere Impedanz
Langsamere Ausbreitung (≈5.8 in/ns)
Schwerer zugänglich zum Testen

Profi-Tipps für Impedanzkontrolle

3W-Regel

Leiterbahnabstand ≥3× Leiterbahnbreite einhalten, um Übersprechen zu minimieren. Für kritische Signale 5W verwenden.

Rückflusspfad

Immer eine durchgehende Massefläche unter Hochgeschwindigkeitsleiterbahnen sicherstellen. Splits und Schlitze vermeiden.

Längenanpassung

Für DDR Datenleitungen innerhalb ±10mil anpassen. Serpentinen-Routing auf kürzeren Leiterbahnen verwenden.

Via-Stubs

Vias für >10Gbps-Signale hinterbohren. Stubs verursachen Reflexionen bei λ/4-Frequenz.

Engineering Intelligence

Warum Ingenieure ImpedanceCalculator vertrauen

Hochpräzise Physik-Engines kombiniert mit KI zur Lösung von Signal-Integritätsproblemen in Sekunden.

Echtzeit-Präzisionsphysik

IPC-2141-konformer Solver gibt sofortiges Feedback zu Impedanz, Induktivität und Kapazität.

Sofortiges Feedback
IPC-2141-konform
Mikrostreifen & Stripline

100 Ω

Real-time Calculation

NarrowWide

KI-gestützte Analyse

Integrierte KI analysiert Geometrie auf Fertigungsrisiken und physikalische Einschränkungen.

Erkennt Acid Traps
Warnt vor hohen Verlusten
Optimiert Stackup

AI Detection

Acid Trap Risk

AI Detection

Impedance OK

Frequenzabhängiger Verlust

Berechnen Sie Einfügungsverluste über Ihren Zielfrequenzbereich für Signalintegrität.

Dielektrischer Verlust (Df)
Skin-Effekt-Verlust
Rauheitsmodellierung

Insertion Loss (dB/in)

1 GHz10 GHz20 GHz

10k+

Berechnungen / Tag

99.9%

Genauigkeit

500+

Materialien

IPC-2141

Konform

Häufig gestellte Fragen

Warum ist 50Ω die Standardimpedanz?

50Ω ist ein historischer Kompromiss zwischen hoher Leistungsaufnahme (30Ω) und geringster Signaldämpfung (77Ω) für Koaxialkabel. Es wurde zum Standard für RF- und Hochgeschwindigkeits-Digital-Schnittstellen, da es Leistungsübertragungseffizienz mit praktischen Fertigungstoleranzen in Einklang bringt.

Was ist der Unterschied zwischen Dk (Dielektrizitätskonstante) und Df (Verlustfaktor)?

Dk beeinflusst Impedanz und Signalgeschwindigkeit - höheres Dk bedeutet schmalere Leiterbahnen für 50Ω und langsamere Signale. Df bestimmt den dielektrischen Verlust bei hohen Frequenzen. Für Signale über 5Gbps wählen Sie Materialien mit Df < 0.01 (wie Megtron 6) statt Standard-FR-4 (Df ≈ 0.02).

Wie wirkt sich der 'Skin-Effekt' auf mein Design aus?

Bei hohen Frequenzen (>1GHz) fließt der Strom hauptsächlich an der Leiteroberfläche. Bei 10GHz beträgt die Skin-Tiefe in Kupfer nur 0.66μm. Dies erhöht den Wechselstromwiderstand und Verluste. Verwenden Sie glattes (HVLP) Kupfer und erwägen Sie breitere Leiterbahnen für Hochfrequenz-Designs.

Welche Impedanztoleranz sollte ich angeben?

Standard-Toleranz ist ±10% für die meisten digitalen Signale. Für kritische RF-Anwendungen können ±5% erforderlich sein, aber dies erhöht die Kosten. Berücksichtigen Sie immer, dass die Impedanz mit der Temperatur variiert (ca. +0.1%/°C für FR-4) und Fertigungsprozeßvariationen.

Wie beeinflussen Vias die Signalintegrität?

Vias fügen Induktivität (typisch 0.5-1.5nH) und Kapazität hinzu, was Impedanzdiskontinuität verursacht. Für Hochgeschwindigkeitssignale: Verwenden Sie kleinere Bohrgrößen (8-10mil), bohren Sie Stubs zurück, fügen Sie in der Nähe Masse-Vias hinzu und minimieren Sie die Via-Anzahl in kritischen Pfaden.

Wann sollte ich differentielle Signalübertragung verwenden?

Verwenden Sie differentielle Paare für: Hochgeschwindigkeits-Serienverbindungen (>1Gbps), lange Leiterbahnen (>6 Zoll), laute Umgebungen oder beim Übergang zwischen Platinen. Vorteile sind bessere Rauschimmunität, geringeres EMI und die Fähigkeit, niedrigere Spannungshübe zu verwenden.

Bereit zum Entwerfen?

Beginnen Sie jetzt mit der Berechnung der Impedanz mit unserem kostenlosen Online-Tool. Exportieren Sie sofort fertigungsbereite Berichte.

Rechner öffnen Mehr erfahren