带状线阻抗计算器

计算夹在两个接地层之间的PCB内层走线的特性阻抗。适用于需要完全屏蔽的EMI敏感设计。

接地层(顶部)
介质层 (H1)
走线
介质层 (H2)
接地层(底部)
B

对称带状线横截面 (H1 = H2)

带状线设计方程

对称和非对称带状线的IPC-2141A闭式方程

对称带状线 (H1 = H2)

Z₀ = [60 / √εr] × ln[4B / (0.67π × (0.8W + T))]
Z₀ = 阻抗 (Ω)
εr = 介电常数
B = 接地间距
W = 走线宽度
T = 走线厚度

B = H1 + H2 + T (平面之间的总距离)

非对称带状线 (H1 ≠ H2)

Z₀ ≈ 80/√εr × ln[1.9(H1+H2)/(0.8W+T)]
H1 = 上层介质
H2 = 下层介质
W = 走线宽度
T = 走线厚度

为获得最佳精度,非对称情况建议使用场求解器

带状线与微带线对比

传播延迟
~175 ps/in
相比微带线约145 ps/in
有效介电常数
εr (完整)
无空气混合,使用完整Dk
EMI屏蔽
优异
完全被平面包围
阻抗容差
典型±5%
优于微带线

EMI屏蔽优势

为什么敏感信号选择带状线?

双接地层结构在信号走线周围形成法拉第笼,提供比任何其他PCB传输线更优越的电磁屏蔽。

  • 零外部辐射 - 场被限制在平面之间
  • 抗噪声能力 - 外部干扰被平面阻隔
  • 更低串扰 - 走线之间隔离性更好
  • 一致的阻抗 - 不受阻焊层或湿度影响

带状线的最佳应用

时钟分配

可能辐射并导致EMC失败的高速时钟

高速串行链路

需要严格阻抗控制的PCIe、USB 3.0+、以太网、SATA

敏感模拟信号

ADC输入、低噪声放大器输出、射频信号

带状线的叠层设计

4层板(单带状线)

L1信号/地
L2接地层
L3带状线信号
L4地/电源

限制:只有一个屏蔽布线层

6层板(双带状线)

L1信号(微带线)
L2接地层
L3带状线(X)
L4带状线(Y)
L5电源层
L6信号(微带线)

推荐:2个屏蔽层,正交布线

8层板(全带状线)

L1信号
L2
L3带状线
L4电源
L5
L6带状线
L7
L8信号

专用平面提供最大屏蔽

叠层对称规则

始终设计对称叠层(顶部和底部镜像)以防止压合和热循环期间的板翘曲。这也确保了对应层上走线的阻抗一致性。

常见问题

对称带状线和非对称带状线有什么区别?

对称带状线的走线居中于两个接地层之间,上下介质厚度相等。非对称带状线到两个平面的距离不相等。对称带状线是最佳阻抗控制的首选,但由于叠层约束,非对称带状线经常被使用。

为什么带状线更适合EMI敏感设计?

带状线走线完全封闭在两个接地层之间,形成法拉第笼来限制电磁场。这消除了外部辐射(减少EMI发射)并提供对外部噪声的免疫力。它非常适合时钟信号、高速总线和射频走线。

为什么带状线比微带线慢?

带状线信号仅通过固体介质材料传播(有效Dk = 基材Dk),而微带线信号通过空气和介质的混合物传播(有效Dk较低)。由于速度 = c/√εr,较高的有效Dk意味着较慢的传播。带状线通常为170-180 ps/in,而微带线为140-150 ps/in。

带状线的制造挑战是什么?

带状线至少需要4层(信号 + 2个地 + 布线层)。层间配准影响阻抗一致性。内层蚀刻比外层更精确,但总板厚和压合压力会影响最终尺寸。过孔纵横比变得更加关键。

何时应该使用双带状线?

双带状线(两个信号层共享接地层)用于需要以最少层数实现最大EMI屏蔽的情况。两个信号层可以正交布线以减少串扰。这在高速数字设计的6层板中很常见。