理解单端、奇模和差分阻抗之间的关系
当另一条走线接地时,每条走线的阻抗(无耦合)
当差分驱动时每条走线的阻抗 (P+, N-)
P和N走线之间的总阻抗(大家都在使用的规范)
k = 耦合系数 (0到1)
Zdiff ≈ 2 × Z₀ 当 k → 0 (松耦合)
| 接口 | Zdiff目标 | 数据速率 | 备注 |
|---|---|---|---|
| USB 2.0 | 90Ω ±15% | 480 Mbps | 通常放宽到90Ω |
| USB 3.0/3.1 | 90Ω ±10% | 5/10 Gbps | TX和RX对 |
| USB4 / TB3 | 85Ω ±10% | 40 Gbps | 非常严格的偏差要求 |
| HDMI 1.4/2.0 | 100Ω ±15% | 10.2/18 Gbps | 4个TMDS对 |
| DisplayPort | 100Ω ±10% | 32.4 Gbps | HBR3 |
| PCIe Gen3 | 85Ω ±15% | 8 GT/s | 每通道 |
| PCIe Gen4/5 | 85Ω ±10% | 16/32 GT/s | 严格容差 |
| 千兆以太网 | 100Ω ±10% | 1 Gbps | Cat5e兼容 |
| 10G/25G以太网 | 100Ω ±10% | 10/25 Gbps | SFP+ / SFP28 |
| SATA III | 100Ω ±10% | 6 Gbps | TX和RX |
| DDR4/DDR5 | 80Ω ±10% | 可变 | DQ、DQS对 |
| LVDS | 100Ω ±10% | 655 Mbps | 显示面板 |
每对内P和N走线长度匹配:
沿整个长度保持恒定的S(间隙):
连续接地层至关重要:
优化耦合以获得最佳性能:
最小化过孔处的阻抗不连续性:
为TDR验证设计:
最常用于USB、HDMI、以太网、PCIe
用于密集BGA扇出、柔性电路
Z₀是单端特性阻抗。Zodd(奇模阻抗)是差分驱动时每条走线看到的阻抗。Zdiff(差分阻抗) = 2 × Zodd。由于互耦合,Zodd < Z₀,对于紧密耦合对,通常Zodd ≈ 0.7 × Z₀,使得Zdiff ≈ 1.4 × Z₀。
100Ω差分成为标准是因为它很容易用常见的PCB几何形状实现,并且与差分驱动IC配合良好。大多数高速接口(USB、HDMI、DisplayPort、以太网、PCIe)指定100Ω ±10%。一些传统接口使用90Ω(LVDS)或85Ω。
边耦合对在同一层上并排运行,通过它们之间的间隙耦合。宽边耦合对在相邻层上垂直堆叠。边耦合更常见且更易于布线;当水平空间有限时使用宽边耦合,但需要更精确的层对准。
更紧的间距(更小的S/W比)会增加耦合并降低Zdiff。对于100Ω目标,S ≈ W是常见的(1:1比率)。太紧(S < W)可能导致制造问题和过度耦合。太松(S > 3W)提供最小的差分收益。3W隔离规则不适用于有意的差分对。
差分信号显著降低EMI,因为P和N走线的场部分抵消。然而,这只在对称(长度、间距和时序相等)时有效。P和N之间的偏差会将差分信号转换为共模,从而辐射。保持偏差 < 上升时间的5%。