传输线理论简介
传输线理论描述电磁波如何沿导体传播。在PCB设计中，当走线的电长度接近信号波长时，走线就成为传输线。了解这种行为对于设计可靠的高速数字和射频电路至关重要。
为什么传输线理论很重要
何时应用传输线效应
并非每条走线都是传输线。关键因素是走线传播延迟与信号上升/下降时间之间的关系。当走线延迟超过上升时间的约1/6时，传输线效应变得显著。
临界长度计算
临界长度公式：
其中c =光速（3×10⁸ m/s），εᵣ =有效介电常数
示例计算：
现代高速信号
对于当今的高速接口，几乎所有走线都是传输线：
- • DDR4/DDR5: 50-100 ps 边沿速率 → 临界长度 ~2-4 mm
- • PCIe Gen4/5: 35-50 ps 边沿速率 → 临界长度 ~1-2 mm
- • USB 3.2: 50-80 ps 边沿速率 → 临界长度 ~2-3 mm
- • 10G Ethernet: 30-40 ps 边沿速率 → 临界长度 ~1 mm
传输线参数
传输线的特征由四个分布参数决定：每单位长度的电阻（R）、电感（L）、电导（G）和电容（C）。这些RLGC参数决定了所有传输线行为。
RLGC参数
R - 串联电阻
- • 导体直流电阻
- • 随频率增加（趋肤效应）
- • 单位：Ω/m
- • 导致信号衰减
L - 串联电感
- • 自感和互感
- • 取决于几何形状
- • 单位：H/m
- • 影响阻抗和延迟
G - 并联电导
- • 介质泄漏
- • 与损耗角正切相关
- • 单位：S/m
- • 低频时通常较小
C - 并联电容
- • 导体与参考之间
- • 取决于几何形状和εᵣ
- • 单位：F/m
- • 影响阻抗和延迟
特性阻抗
特性阻抗（Z₀）是沿线传播的波的电压与电流之比。它仅取决于线的几何形状和材料，而不取决于长度或端接。
特性阻抗公式
通用公式（无损）：
通用公式（有损）：
典型值：
传播和延迟
信号以传播速度沿传输线传播，由于介电材料的原因，传播速度低于真空中的光速。
传播参数
传播速度：
对于FR-4（εᵣ ≈ 4.4）：v ≈ 0.48c ≈ 144 mm/ns
传播延迟：
对于FR-4：约6-7 ps/mm或150-170 ps/英寸
延迟匹配影响
- 1 mm长度差异 ≈ 6-7 ps延迟差异
- 过孔转换根据过孔类型增加约10-30 ps
- 层变化影响εᵣ_eff，从而影响传播速度
反射和VSWR
当信号遇到阻抗不连续性时，部分波会反射回源。反射系数量化了这种效应。
反射系数
反射系数（Γ）：
范围：-1（短路）到+1（开路），0 =匹配
VSWR（电压驻波比）：
范围：1:1（完美匹配）到∞:1（完全不匹配）
数字信号中的反射效应
- 过冲/下冲： 可能超过IC电压额定值
- 振铃： 多次反射导致振荡
- 时序错误： 非单调边沿导致误触发
- EMI: 反射产生辐射的驻波
端接策略
端接通过在关键点匹配线阻抗来消除反射。不同的端接方案具有不同的权衡。
端接类型
串联（源）端接
- • 驱动器输出处的电阻
- • R = Z₀ - R_driver
- • 低功耗
- • 接收器处最初为半幅
- • 适用于点对点
并联（负载）端接
- • 接收器处的电阻
- • R = Z₀
- • 立即全幅
- • 更高功耗（直流路径）
- • 适用于多点总线
戴维南端接
- • 上拉和下拉电阻
- • 设置直流偏置点
- • Z₀并联为2R
- • 比并联功耗更高
- • 适用于有偏置的信号
AC（RC）端接
- • 接收器处的串联R-C
- • 阻止直流，端接交流
- • 低功耗
- • 有限的低频响应
- • 适用于周期信号
PCB传输线结构
不同的PCB布线结构具有不同的阻抗特性，适合不同的应用。
常见PCB传输线类型
微带线
外层走线，下方有接地平面。最常见的结构。
- • 相同宽度下阻抗更高
- • 暴露于环境（EMI问题）
- • 更容易探测/调试
- • εᵣ_eff < εᵣ (走线上方为空气)
带状线
两个接地平面之间的走线（内层）。
- • 更好的屏蔽，更低的EMI
- • 相同宽度下阻抗更低
- • εᵣ_eff = εᵣ (完全嵌入)
- • 调试更难访问
共面波导
走线与同层接地平面（下方有或没有接地）。
- • 适用于射频和高速
- • 易于访问过孔的接地
- • 降低相邻走线的串扰
- • 需要更多PCB面积
差分传输线
差分信号使用两个互补信号。差分对具有必须理解才能正确设计的不同阻抗模式。
差分阻抗模式
差模（Zdiff）：
其中k =耦合系数。更紧密的耦合→更低的Zdiff。
共模（Zcm）：
对共模噪声抗扰度很重要。
- 在整个差分对路径中保持恒定间距
- 对内走线长度匹配到上升时间的<5%
- 使差分对远离单端信号
损耗机制
PCB传输线中的信号衰减来自导体损耗（电阻）和介质损耗。两者都随频率增加。
损耗组成
导体损耗
- • 走线的直流电阻
- • 高频时的趋肤效应
- • 表面粗糙度效应
- • 随√f增加
介质损耗
- • 与损耗角正切（tan δ）成正比
- • 随频率线性增加
- • 在极高频率下占主导
- • FR-4: tan δ ≈ 0.02
损耗缓解
- 使用更宽的走线（更低的电阻）
- 选择低损耗介质（tan δ < 0.005）
- 为高速层指定光滑铜
- 最小化走线长度
仿真方法
传输线仿真在制造前预测信号行为。不同的仿真方法服务于不同的目的。
仿真方法
2D场求解器
- • 计算Z₀、延迟、耦合
- • 快速，适合初始设计
- • 假设均匀截面
- • 示例：Saturn、Polar SI
3D电磁仿真
- • 全电磁分析
- • 处理不连续性、过孔
- • 计算密集
- • 示例：HFSS、CST
SPICE仿真
- • 时域波形
- • 使用提取的模型
- • 眼图分析
- • 示例：HyperLynx、SIwave
IBIS建模
- • IC驱动器/接收器行为
- • 非专有格式
- • 与通道模型一起使用
- • SerDes的IBIS-AMI
传输线设计规则
基本设计规则
- 将阻抗控制在±10%或更好
- 正确端接所有传输线
- 最小化阻抗不连续性
- 在连续参考平面上布线
- 在层转换处添加接地过孔
- 匹配差分对内的长度
- 对高速使用适当的过孔设计
- 在布局前仿真关键网络
关键要点
- 当长度超过临界长度时，将走线视为传输线
- 特性阻抗取决于几何形状和材料，而不是长度
- 阻抗不连续性导致降低信号质量的反射
- 正确的端接消除反射
- 差分对需要注意差模和共模
- 损耗随频率增加——长走线需要考虑