简介:为什么电源完整性很重要
电源完整性已成为现代高速数字系统中最关键的设计挑战之一。随着处理器速度达到5+ GHz,存储器接口超过6400 MT/s(DDR5),SerDes运行速度超过100 Gbps,保持清洁的电源传输对于可靠运行、信号完整性和EMI合规性至关重要。
电源完整性影响领域
设计良好的电源分配网络(PDN)确保每个IC都能在最小噪声下获得稳定的电压,即使在快速电流瞬变期间也是如此。例如,现代FPGA电流可达50A,在逻辑状态转换期间,电流阶跃可在不到1纳秒内超过20A,要求PDN阻抗在从DC到数百兆赫的频率范围内远低于1毫欧。
关键要点
- 目标阻抗必须在所有关键频率下保持,而不仅仅是在DC
- 电容器放置和过孔设计与电容值选择同样重要
- 谐振和反谐振会产生超出目标的阻抗峰值
- 电源和地平面提供分布式电容和低阻抗分配
- 过孔电感是高频PDN性能的主要瓶颈
- 仿真和测量对于验证PDN性能都是必不可少的
- 不良的电源完整性表现为信号完整性问题、EMI和系统不稳定
相关文章
PDN基础
电源分配网络(PDN)是将稳定电压从电源(VRM或稳压器)传输到消耗电流的IC引脚的完整电气路径。PDN包括多个组件,每个组件在不同的频率范围内都起着至关重要的作用。
PDN组件及其频率响应
| 组件 | 频率范围 | 功能 |
|---|---|---|
| VRM/稳压器 | DC - 10 kHz | 提供稳态DC和低频调节 |
| 大容量电容(100-1000μF) | 10 kHz - 100 kHz | 处理中频瞬变,补充VRM响应 |
| 陶瓷电容(1-100μF) | 100 kHz - 10 MHz | 提供中高频去耦 |
| 陶瓷电容(0.1-10μF) | 10 MHz - 100 MHz | 高频去耦,降低循环电流 |
| PCB平面电容 | 100 MHz - 1 GHz | 分布式电容,降低路径阻抗 |
| 封装/芯片电容 | > 1 GHz | 处理芯片内部的超高频瞬变 |
理解每个组件在整个频谱中的作用对于设计有效的PDN至关重要。关键是确保在负载所需的所有频率下保持低阻抗路径,而不会在各组件的过渡频率处产生阻抗间隙或峰值。
目标阻抗计算
目标阻抗是PDN在所有相关频率下必须保持的最大允许阻抗,以将电源噪声保持在可接受的限度内。它源于IC的电压容差要求和最大电流消耗。
目标阻抗公式
目标阻抗计算示例
重要考虑因素
- 目标阻抗必须在从DC到负载开关频率的所有频率下保持
- 现代处理器可能需要小于1毫欧的目标阻抗
- 包括安全余量(通常为计算值的60-80%)以应对建模不确定性
- 不同的电源轨(核心、I/O、模拟)具有不同的目标阻抗
去耦电容选择
选择正确的去耦电容组合对于满足从低频到高频的目标阻抗至关重要。每个电容器值都在其自谐振频率周围的特定频带内提供低阻抗,选择正确的值组合可以确保整个频谱的覆盖。
典型的电容器值和覆盖范围
| 电容值 | 封装尺寸 | 自谐振频率 | 有效频率范围 |
|---|---|---|---|
| 1000μF | 钽/电解 | ~100 kHz | 10 kHz - 500 kHz |
| 100μF | 1210/1812 | ~500 kHz | 100 kHz - 2 MHz |
| 10μF | 0805/1206 | ~2 MHz | 500 kHz - 8 MHz |
| 1μF | 0603/0805 | ~10 MHz | 2 MHz - 40 MHz |
| 0.1μF | 0402/0603 | ~50 MHz | 10 MHz - 200 MHz |
| 0.01μF | 0201/0402 | ~200 MHz | 50 MHz - 800 MHz |
电容器选择策略
- 1.从高频开始: 根据每个IC引脚或引脚簇选择0.1μF和0.01μF电容器。这些处理100 MHz以上的快速瞬变。
- 2.添加中频电容: 在每个IC周围放置1μF和10μF电容器,以覆盖1-50 MHz范围。
- 3.使用大容量电容器: 每个电源轨添加100μF和1000μF电容器,处理低频瞬变和VRM环路稳定性。
- 4.验证阻抗曲线: 使用PDN仿真工具绘制阻抗与频率的关系,并调整值以消除间隙。
对于要求苛刻的应用,考虑使用多个相同值的并联电容器,而不是单个大值电容器。例如,10个0.1μF电容器比单个1μF电容器提供更低的总有效串联电感(ESL),改善高频性能。
电容放置策略
即使是最好的电容器,如果放置不当也会失败。电容器与IC引脚之间的路径电感直接增加到PDN阻抗中,使电容器在高频时变得无效。最小化这种寄生电感需要仔细的放置和过孔策略。
放置最佳实践
将去耦电容器直接放置在IC电源引脚旁边。对于0.1μF和更小的值,目标距离小于10mm。每增加1mm的距离大约增加1nH的电感。
每个电容垫应使用多个过孔(2-4个)连接到电源/地平面。并联过孔可降低总电感。避免使用单个大过孔-两个小过孔比一个大过孔更好。
从IC电源引脚,到电容器,再通过过孔回到地平面的路径形成一个环路。保持这个环路尽可能小,以减少电感和EMI。理想情况下,在IC引脚的同一侧放置电容器。
对于具有多个电源引脚的IC,在所有侧面均匀分布电容器。这确保了所有引脚的低阻抗路径,并防止某些区域由于电流不平衡而过热。
常见放置错误
- 将电容器放置在PCB的背面,远离IC
- 在电容器垫和过孔之间使用长走线
- 多个电容器共享单个过孔对
- 忽略电源/地层之间的层堆叠和电容
电源平面设计
电源和地平面是PDN的基础,提供分布式电容、低阻抗分配以及信号层之间的屏蔽。适当的平面设计对于实现目标阻抗和最小化EMI至关重要。
平面电容计算
平面设计指南
- 使用相邻层: 将电源和地平面放置在相邻层上,以最大化电容并最小化平面间的电感。
- 最小化分割: 保持平面连续而不被分割。分割会增加阻抗、产生EMI并破坏返回电流路径。
- 使用薄介电层: 较薄的介电层(2-4mil)在电源和地平面之间提供更高的电容。对于高速设计,目标厚度为3mil或更小。
- 多个地平面: 使用多个地平面为信号提供返回路径并将电源平面彼此隔离以减少噪声耦合。
谐振与反谐振
PDN谐振是电源分配网络设计中最关键的挑战之一。当电容器和电感器相互作用形成LC谐振电路时,阻抗会在特定频率下出现峰值,可能超过目标阻抗数十倍。理解和控制这些谐振对于维持信号完整性和防止电源噪声问题至关重要。
什么是PDN谐振?
每个电容器都有等效串联电感(ESL)和等效串联电阻(ESR)。在电容器的自谐振频率(SRF)处,容性阻抗和感性阻抗相互抵消,导致阻抗最小。然而,当多个电容器并联时,它们可以在某些频率下形成反谐振点,其中阻抗大幅增加而不是减小。
谐振的原因
- 电容器ESL不匹配: 不同封装尺寸和技术的电容器具有显著不同的ESL值。例如,0402封装的ESL约为0.4nH,而0805封装的ESL约为1.2nH。
- 过孔电感: 连接电容器到电源平面的过孔会增加电感。单个过孔贡献约1-1.5nH,这在高频下变得显著。
- 不当的电容值间距: 当相邻电容值之间的间隙太大时(例如,从0.1μF直接跳到10μF而没有1μF的中间值),会在覆盖间隙中产生反谐振峰值。
- 平面电感: 电源和地平面本身具有分布式电感。较厚的介电层、平面分割和较差的接地会增加这种电感。
识别谐振问题
- PDN阻抗仿真: 使用专门的PDN分析工具(如Keysight ADS、Ansys SIwave或Cadence Sigrity)绘制从直流到GHz范围的阻抗。寻找阻抗峰值超过目标阻抗的地方。
- 频域测量: 使用矢量网络分析仪(VNA)或PDN阻抗测试夹具来测量实际PCB上的PDN阻抗。这揭示了仿真可能遗漏的实际谐振点。
- 时域分析: 观察电源轨上的噪声和振铃。过度振铃或特定频率的持续振荡表明存在谐振问题。
- EMI测试: PDN谐振经常在EMI扫描中表现为特定频率的尖峰。如果看到意外的窄带发射,请检查PDN阻抗曲线中相同频率处的峰值。
缓解谐振的策略
- 1.使用多个过孔: 每个电容器焊盘使用2-4个过孔,而不是单个过孔。并联过孔降低总电感(L_total = L_single / n,其中n是过孔数量)。对于关键的去耦电容器,直接在焊盘下使用微型过孔。
- 2.适当的电容值间距: 使用10:1的比例在电容值之间进行缩放(例如,0.1μF、1μF、10μF、100μF)。这确保每个电容器的有效范围与下一个重叠,最小化间隙。一些设计受益于更密集的间距,如3:1或5:1的比例。
- 3.添加阻尼: 在谐振频率处串联小电阻(0.1-1Ω)与电容器可以降低Q因子并抑制峰值。虽然这增加了ESR,但在谐振频率处提供阻尼可能比最小化直流电阻更有价值。或者,使用具有更高内在ESR的电容器技术,如聚合物钽电容器。
- 4.优化平面设计: 减少电源/地平面之间的介电层厚度以增加平面电容。对于高速设计,目标是3mil或更小的厚度。避免在关键区域分割平面,因为这会增加电感并恶化谐振。
- 5.使用仿真验证: 在最终确定设计之前,始终通过PDN仿真验证您的去耦方案。调整电容器值、数量和位置,直到阻抗曲线在整个频率范围内保持在目标阻抗以下,没有显著的峰值。
对信号完整性的影响
PDN谐振不仅仅是理论问题——它们对信号完整性有实际的、可衡量的影响。当PDN阻抗在特定频率下飙升时,芯片在这些频率下切换时会看到更大的电源轨波动。这导致:
- •时序裕量减少: 电源噪声导致信号电平变化和传播延迟变化,侵蚀建立和保持时间。
- •增加抖动: 谐振频率处的PDN噪声会调制时钟和数据边沿,添加确定性和随机抖动成分。
- •EMI发射: 谐振放大了特定频率的噪声,使其更有可能超过EMI限制。
- •误码率增加: 在高速串行链接中,PDN谐振会降低眼图高度和宽度,减少噪声裕量并增加BER。
过孔和平面电感
过孔电感是PDN设计中最常被忽视但又最关键的因素之一。每个连接电容器到电源和地平面的过孔都会引入寄生电感,这会降低去耦效果并在高频下增加PDN阻抗。即使是精心选择的电容器,如果过孔设计不当,也会因为过孔电感而失效。
过孔电感的影响
过孔电感直接影响电容器向IC提供高频电流的能力。当IC在高频下切换时,它需要快速的电流瞬变。电容器必须通过过孔提供这些电流,而过孔电感会限制电流的变化率(di/dt),导致电源轨上出现电压降落(V = L × di/dt)。
计算过孔电感
典型PCB过孔的电感取决于其物理尺寸。对于标准的通孔过孔穿过1.6mm厚的PCB,电感约为1.0-1.2nH。这看起来很小,但在高频下会产生重大影响:
- •在100MHz时,1nH的过孔阻抗约为0.6Ω,这可能超过目标阻抗
- •在1GHz时,同样的过孔阻抗达到6.3Ω,远远超过大多数目标阻抗
- •两个串联的过孔(一个用于电源,一个用于地)会使总电感翻倍至约2.4nH
减少过孔电感的技术
- 1.使用多个并联过孔: 这是降低过孔电感最有效的方法。n个并联过孔将总电感减少到L_total ≈ L_single/n。对于关键的高速信号,每个电容器焊盘使用2-4个过孔。例如,0402电容器使用2个过孔可以将总电感从2.4nH减少到约1.2nH,而使用4个过孔可以减少到约0.6nH。
- 2.最小化过孔长度: 过孔电感与长度成正比。使用盲孔和埋孔只连接所需的层,而不是使用贯穿整个PCB的通孔过孔。例如,如果电容器在顶层,而电源平面在L3层,使用从顶层到L3的盲孔,而不是通孔过孔,可以将过孔长度减少一半以上。
- 3.过孔在焊盘内(VIP)技术: 直接在电容器焊盘下方放置过孔,消除任何走线电感。这需要塞孔和电镀以防止焊料在回流过程中通过过孔流失,但可以将总环路电感减少多达50%。这对于高频去耦电容器(>100MHz)特别有效。
- 4.减小平面间距: 将电源和地平面放置得更近可以增加平面电容并减少过孔必须穿越的距离。对于高速设计,目标是电源/地对之间的间距为3-5mil(75-125μm)。这不仅减少了过孔长度,还为IC提供了更好的本地能量存储。
多过孔策略
对于需要最低PDN阻抗的高性能设计,实施系统的多过孔策略至关重要:
- 每个0201/0402电容器使用2个过孔 (每个焊盘1个过孔)
- 每个0603/0805电容器使用4个过孔 (每个焊盘2个过孔)
- 关键IC的电源引脚使用专用过孔 — 每个引脚至少1个过孔,优选2个
- 过孔对称放置 以最小化环路面积并保持电流路径平衡
- 避免过孔共享 — 每个电容器应有自己专用的电源和地过孔
PDN仿真与分析
PDN仿真是验证电源分配网络设计并在制造前识别潜在问题的关键步骤。现代PDN的复杂性使得准确预测阻抗、识别谐振以及验证去耦策略变得不可能仅凭手工计算完成。仿真工具允许工程师分析完整的PDN行为,包括封装、PCB和芯片的相互作用,确保设计在所有工作条件下满足目标阻抗要求。
仿真方法
PDN分析主要使用两种互补的仿真方法,每种方法都提供了对电源分配网络性能的不同洞察:
频域分析
- 阻抗曲线: 显示PDN阻抗如何随频率变化,识别谐振峰值和反谐振谷值。
- 目标阻抗验证: 确认PDN阻抗在所有相关频率下保持在目标阻抗以下。
- 去耦优化: 评估不同电容器组合和放置策略的有效性。
- 快速分析: 计算效率高,允许快速设计迭代和'假设'场景。
时域分析
- 瞬态响应: 模拟PDN对实际电流瞬变的响应,如芯片上电或突发活动。
- 电压纹波: 直接测量电源轨电压变化,提供电压裕量的即时评估。
- 最坏情况分析: 识别可能导致电压超出规格的极端工作条件。
- 与信号完整性联合仿真: 评估PDN噪声如何影响信号质量和时序。
常用PDN仿真工具
工程师使用多种专业软件工具进行PDN分析,每种工具都有其特定的优势和应用场景:
Ansys SIwave/HFSS
用于PCB和封装级PDN分析的行业标准工具。SIwave专门用于电源完整性和信号完整性分析,提供准确的频域阻抗仿真和谐振识别。HFSS提供全波3D电磁仿真,用于复杂结构和高频效应分析。
Cadence Sigrity PowerDC/PowerSI
综合电源完整性仿真平台。PowerDC分析直流压降(IR drop)和电流分布,而PowerSI执行频域和时域PDN仿真。与Allegro和OrCAD等Cadence PCB工具无缝集成,可在设计环境中直接进行PDN分析。
Mentor (Siemens) HyperLynx PI
易于使用的电源完整性仿真工具,以快速设置和直观的可视化而闻名。提供频域阻抗分析、去耦电容优化和直流压降分析。特别适合需要快速周转时间和易于学习的工程团队。
Keysight ADS/PathWave
高级射频和高速数字仿真平台,具有强大的PDN分析能力。Advanced Design System (ADS)提供频域和时域仿真,具有精确的元件模型和S参数分析。特别适合需要RF/高速数字协同设计的应用,如5G、毫米波和高速串行链路。
仿真最佳实践
为确保准确可靠的PDN仿真结果,工程师应遵循这些关键实践:
- 1.使用准确的元件模型: 从制造商处获取电容器、封装和VRM的SPICE模型或S参数。简化的电容器模型(仅使用ESR和ESL)可能会错过关键的高频行为。包括温度和偏置依赖性,尤其是对于陶瓷电容器。
- 2.模拟完整系统: 包括VRM输出阻抗、PCB平面、过孔、电容器、封装和芯片输入阻抗。在VRM或PCB层面孤立仿真可能会错过重要的系统级谐振和交互。验证边界条件和端口阻抗是否正确表示实际硬件。
- 3.验证与测量: 在可能的情况下,将仿真结果与实际硬件测量进行比较。使用矢量网络分析仪(VNA)测量PCB阻抗,或在运行期间使用示波器测量电源轨噪声。仿真与测量之间的差异有助于识别建模假设或缺失的寄生效应。建立可信的仿真库以供未来设计使用。
- 4.进行变化分析: 考虑元件公差、温度变化和过程变化。电容器在其整个温度范围和DC偏置条件下会显著变化。通过在最坏情况条件(最低电容值、最高ESR、最高温度)下运行仿真来验证设计裕量。蒙特卡洛分析可以揭示组合公差效应。
- 5.迭代优化: 使用仿真引导电容器选择和放置优化。从初始去耦方案开始,识别阻抗违规,然后系统地添加或调整电容器以满足目标。记录设计决策和权衡以便未来参考。考虑成本、PCB面积和电容器可用性等实际约束条件。
仿真流程总结
成功的PDN设计遵循一个系统的仿真驱动流程:
- 从IC规格和目标阻抗计算开始定义要求
- 创建包括所有主要元件的初始PDN模型
- 运行频域仿真以识别阻抗违规和谐振
- 迭代优化去耦电容器选择和放置
- 执行时域仿真以验证瞬态响应和电压裕量
- 在制造前使用最坏情况条件进行变化分析
- 在原型上验证并根据需要调整模型
常见PDN问题
即使精心设计,电源分配网络也可能遇到各种问题,影响系统性能和可靠性。了解这些常见问题及其解决方案对于实现稳健的PDN设计至关重要。本节涵盖了高速数字系统中最常见的电源完整性问题,包括电压下降、地弹、平面谐振以及有效的缓解策略。
电压下降问题
电压下降是指当负载突然增加时,IC电源引脚处的电压暂时下降。这发生在PDN无法足够快速地提供瞬态电流需求时,导致电压降低到规格限制以下,可能导致逻辑错误、时序违规或系统故障。
症状
- 处理器或FPGA在高负载期间间歇性崩溃或重置
- 数据损坏或计算错误
- 时钟或PLL锁定故障
- 在电源轨上观察到过大的噪声或纹波
解决方案
- 增加去耦电容: 添加更多电容或更大值的电容,以在负载瞬变期间提供更多电荷储备。重新计算所需的总电容以满足目标阻抗。
- 优化电容放置: 将去耦电容尽可能靠近IC电源引脚放置。电容器与IC之间的每一毫米路径长度都会增加回路电感并降低响应时间。
- 减少过孔电感: 为每个电容器使用多个过孔(2-4个),或采用过孔在焊盘技术将过孔直接放置在电容器焊盘下以最小化电感。
- 改善VRM设计: 确保VRM输出电容足够且位置良好。考虑使用具有更快瞬态响应的更高性能VRM。
地弹问题
地弹(也称为同步开关噪声SSN)发生在多个输出同时切换时,导致地平面电压暂时偏移。由封装引脚和PCB路径的寄生电感引起,地弹会产生噪声裕量、信号完整性问题,并可能导致错误切换。
症状
- 信号完整性降低,眼图闭合
- 时序违规和建立/保持时间问题
- 高速数字接口(DDR、PCIe、USB)的误码率增加
- 接收器输入端的噪声尖峰
解决方案
- 增加地引脚数量: 为IC和连接器使用具有更多地引脚的封装。更多地引脚并联减少总地路径电感。
- 改善电源/地平面设计: 使用具有较薄介电层的相邻电源和地平面以创建高平面电容,这有助于在开关事件期间稳定地电位。
- 添加局部去耦: 在高速输出驱动器附近放置去耦电容,以在切换期间提供局部电流。这减少了从主电源平面汲取的瞬态电流。
- 控制驱动器边缘速率: 使用适合应用的最慢边缘速率。更快的边缘产生更高的di/dt,从而导致更大的地弹。许多IC允许可编程输出驱动强度。
电源平面谐振问题
电源平面谐振发生在平面对之间形成的分布式LC网络在特定频率下谐振时。在这些谐振频率下,PDN阻抗急剧上升,可能远超目标阻抗,导致这些频率下的噪声放大。谐振是由平面电容、平面电感和去耦电容之间的交互引起的。
症状
- PDN阻抗曲线中的尖峰,远超目标阻抗
- 特定频率下的EMI辐射增加
- 电源轨上的振铃和过冲
- 关键时钟频率或其谐波处的性能问题
解决方案
- 实施去耦电容覆盖: 使用多个不同值的电容来覆盖整个频谱范围。每个电容值针对不同的频率范围,通过重叠的响应填补间隙。
- 阻尼谐振: 在谐振频率下添加具有适当ESR的电容器以提供阻尼。电容器ESR在谐振点处消散能量,减少阻抗峰值。
- 优化平面设计: 使用更薄的介电层减少平面电感,或增加平面尺寸以增加平面电容。两者都有助于将谐振频率推向更高,在那里它们的影响较小。
- 使用仿真来识别和修复: 运行频域PDN仿真以识别谐振峰值。迭代调整电容值和数量,直到阻抗曲线平滑并保持在整个频率范围内的目标以下。
PDN故障排除总结
成功的PDN设计需要系统的方法来识别和解决电源完整性问题。从彻底的需求分析开始,使用仿真验证设计,并在原型上进行测量以验证性能。最常见的问题——电压下降、地弹和平面谐振——通常可以通过适当的去耦策略、优化的电容放置以及对PDN阻抗特性的仔细关注来预防。
- • 及早且经常使用PDN仿真来识别潜在问题
- • 电容器放置和过孔设计与电容值一样重要
- • 用原型测量验证仿真结果
- • 在设计时考虑制造变化和元件公差
PDN设计检查清单
成功的PDN设计需要仔细关注许多方面。这份全面的检查清单提供了从初始规划到最终验证的逐步指南。使用此清单确保您的PDN设计满足所有关键要求并遵循最佳实践,从而实现可靠的电源传输和最佳系统性能。
目标阻抗规划
- 确定电源轨电压和容差: 收集所有IC数据手册中的VDD和容差规格(例如,1.0V ±5%)。记录静态和动态电压要求。
- 计算最大允许电流: 使用规格和最坏情况功耗估计每个电源轨的峰值瞬态电流。包括所有IC、FPGA、处理器和外围设备的同时开关活动。
- 应用目标阻抗公式: 计算 Ztarget = (Vripple × VDD) / (Imax × VDD) = Vripple / Imax。例如:对于5%纹波(0.05V)在1.0V轨和10A峰值电流,Ztarget = 0.05V / 10A = 5 mΩ。
- 确定频率范围: 识别关键频率范围,通常从DC到IC最高工作频率的5次谐波。对于高速数字,通常在DC至1 GHz范围内。
- 添加设计裕量: 将计算的目标阻抗降低20-30%以考虑不确定性。如果Zcalc = 5 mΩ,使用Ztarget = 3.5-4 mΩ进行设计以确保裕量。
去耦电容选择
- 创建电容值分布: 使用10×递进选择多个电容值(例如,1µF, 100nF, 10nF, 1nF)以覆盖整个频率范围。每个值在不同频率下提供低阻抗。
- 选择适当的电容技术: 对于>1µF使用陶瓷X7R/X5R,对于高频使用C0G/NP0,对于大容量使用钽/铝电解。验证额定电压>1.5×VDD用于可靠性。
- 验证ESR和ESL规格: 从制造商获取完整的S参数或阻抗vs频率曲线。低ESL(<500pH用于0402)和适当的ESR对于性能至关重要。优先选择0402/0201封装以实现低ESL。
- 计算所需电容器数量: 使用仿真确定达到目标阻抗所需的每个值的数量。从制造商推荐开始,然后根据仿真结果进行优化。
- 考虑温度和偏置效应: 陶瓷电容在DC偏置和温度下会降低容量。X7R可能在额定电压下损失高达30%的容量。在计算中包括这些降额。
布局考虑因素
- 优化电容器放置: 将去耦电容放置在尽可能靠近IC电源引脚的位置。目标距离<5mm用于高频电容(100nF, 10nF)。最小化电容焊盘到IC引脚的铜迹线长度。
- 使用低电感过孔连接: 为每个电容器使用多个过孔(每端2-4个)直接连接到平面。避免菊花链。过孔直径≥0.3mm,间距<1mm。优先考虑微过孔(如果可用)以实现最低电感。
- 创建低阻抗平面: 使用相邻的电源/地平面,介电层厚度为2-4密耳。保持平面连续,最小化分割和间隙。确保至少80%的平面覆盖以实现良好的容量。
- 规划电流返回路径: 确保每个电源连接在地平面中都有清晰、低阻抗的返回路径。避免平面分割中断返回电流路径。验证去耦电容形成局部低阻抗环路。
- 实施PCB堆叠对称性: 使用平衡的堆叠(例如,SIG-GND-PWR-SIG-PWR-GND-SIG)以最小化翘曲。将关键电源平面放置在中心层以获得最佳的散热和低阻抗。
验证项目
- 运行PDN仿真: 执行频域阻抗分析,从DC到最大关注频率。验证PDN阻抗在整个频率范围内保持低于目标。识别并修复任何谐振峰值。
- 执行时域分析: 使用实际电流波形模拟瞬态响应。检查最坏情况开关事件的电压下降、过冲和稳定时间。验证电压在所有条件下保持在规格范围内。
- 进行DRC检查: 验证所有电容过孔连接的设计规则。检查最小间距、环形尺寸和过孔到焊盘的距离。确保制造能力符合设计要求。
- 审查BOM和可用性: 确认所有选定的电容器可从多个供应商处获得。检查交货时间和生命周期状态。识别关键组件的替代部件。
- 原型验证测量: 在第一个原型上测量PDN阻抗(VNA方法)。在动态负载条件下测量电源轨纹波和噪声。将结果与仿真进行比较并根据需要调整模型。
- 记录设计决策: 创建PDN设计报告,包括目标阻抗计算、电容选择理由、仿真结果和测量数据。记录任何偏离最佳实践的情况及其理由。
检查清单使用提示
这份检查清单旨在线性方式使用,从规划到验证。然而,PDN设计是一个迭代过程——当仿真显示问题或测量结果与预期不符时,您可能需要重新访问早期步骤。在每个设计阶段保持详细的文档记录,并建立与IC供应商和PCB制造商的反馈循环,以不断改进您的PDN设计方法。
- • 从需求分析开始——了解您的目标阻抗
- • 始终使用仿真验证您的设计,然后再制作原型
- • 布局与电容选择同样重要
- • 用测量验证仿真并更新您的模型
- • 记录一切以供未来设计参考