首页应用高速数字
信号完整性

高速数字设计指南

掌握USB、PCIe、以太网和SerDes接口的布线艺术。 从材料选择到通道仿真,学习设计满足现代信号完整性要求的PCB。

关键设计考虑因素

  • 阻抗控制 (±5-10%)
  • 对内长度匹配
  • 插入损耗预算
  • 回波损耗(阻抗匹配)
  • 串扰隔离

常见高速接口

接口数据速率差分阻抗损耗敏感度推荐材料
USB 2.0480 Mbps90ΩFR-4
USB 3.0/3.15/10 Gbps90ΩFR-4 / 中损耗
USB 3.2/420/40 Gbps85Ω低损耗
PCIe Gen38 GT/s85ΩFR-4 / 中损耗
PCIe Gen416 GT/s85Ω中损耗 / Megtron
PCIe Gen532 GT/s85Ω关键Megtron 6/7
1GbE1 Gbps100ΩFR-4
10GbE10 Gbps100ΩFR-4 / 中损耗
25GbE25 Gbps100ΩMegtron 6
100GbE (4x25G)100 Gbps100ΩMegtron 6/7

设计最佳实践

差分对布线

  • • 将P/N长度匹配在5密耳以内
  • • 保持全程恒定间距
  • • 作为耦合对布线,而非分别布线
  • • 使用差分过孔对

参考平面完整性

  • • 高速走线下方的连续接地
  • • 回流路径中无分割或缝隙
  • • 层转换处的接地过孔
  • • 避免穿越平面边界

过孔优化

  • • 最小化过孔残桩(需要时背钻)
  • • 使用实际最小的过孔尺寸
  • • 在信号过孔附近添加接地过孔
  • • 在模型中考虑过孔电感

常见问题

走线何时成为传输线?

当走线长度超过信号波长的1/10(λ/10)或传播延迟相对于信号上升时间显著时,走线就充当传输线。经验法则:对于上升时间<1ns的信号,将>1英寸的走线视为传输线。对于现代高速信号,几乎所有走线都是传输线。

如何在NRZ和PAM4之间选择?

NRZ(不归零)使用2个电平,更简单,但奈奎斯特频率随数据速率加倍。PAM4使用4个电平,奈奎斯特频率减半,但需要更好的信噪比。在28 Gbps以上,通常使用PAM4,因为NRZ奈奎斯特频率下的通道损耗变得过高。PAM4比NRZ需要9.5 dB更好的信噪比。

什么是串扰的3W规则?

3W规则规定走线之间的边到边间距应至少为走线宽度的3倍,以将串扰降低到可接受的水平(~10%)。对于激进的串扰目标(<5%),使用4W或更多。此规则适用于单端走线;差分对有自己的耦合要求。