예제PCIe 설계
설계 예제

PCIe PCB 설계 가이드

PCIe Gen3, Gen4, Gen5 인터페이스를 설계하세요. 최고 대역폭의 PCB 상호 연결을 위한 차동 라우팅, 비아 최적화 및 재료 선택을 배우세요.

PCIe 설계 체크리스트

  • 85Ω 차동 임피던스 (±10%)
  • 페어 내 스큐 < 5 mil
  • Gen4+용 백드릴 비아
  • 송신기 근처 AC 커플링 캡
  • Gen5용 저손실 재료

세대별 PCIe 사양

세대데이터 속도대역폭임피던스재료인코딩
PCIe 3.08 GT/s1 GB/s/레인85ΩFR-4/중손실128b/130b
PCIe 4.016 GT/s2 GB/s/레인85Ω중손실128b/130b
PCIe 5.032 GT/s4 GB/s/레인85Ω저손실128b/130b
PCIe 6.064 GT/s8 GB/s/레인85Ω초저손실PAM4

PCIe 라우팅 모범 사례

트레이스 형상

  • • 일반 트레이스 폭 5-6 mil
  • • 페어 간격 8-10 mil
  • • 마이크로스트립용 유전체 4-5 mil
  • • 가능하면 외부 레이어에 트레이스 배치

비아 최적화

  • • 8-10 mil 비아 드릴 사용
  • • Gen4+용 스텁 백드릴
  • • 신호 비아 근처에 접지 비아 배치
  • • 비아 전환 최소화

길이 매칭

  • • 페어 내: < 5 mil
  • • 레인 간: 사양에 따라
  • • 서펜타인 적게 사용
  • • 패키지 측에서 매칭

FAQ

PCIe에 필요한 임피던스는?

PCIe는 모든 세대에 대해 85Ω ±15% 차동 임피던스가 필요합니다. 이는 단일 종단에서 약 42.5Ω에 해당합니다. 공차가 엄격할수록 좋습니다 - Gen4의 경우 ±10%, Gen5의 경우 ±7%를 목표로 하세요. 제조업체와 협력하여 보드 전체에서 일관된 임피던스를 달성하세요.

커넥터를 통해 PCIe를 라우팅하는 방법은?

PCIe 슬롯에는 TX/RX 레인, 전원 및 사이드밴드 신호가 포함된 특정 핀배열이 있습니다. 각 차동 페어를 일관된 임피던스로 라우팅하세요. 크로스토크를 피하기 위해 TX 및 RX 페어를 분리하세요. 레이어 전환 시 비아 최적화를 사용하세요. 확장 카드의 에지 핑거 임피던스 매칭이 중요합니다.

PCIe Gen5에는 어떤 재료를 사용해야 합니까?

32 GT/s의 PCIe Gen5에는 Megtron 6 또는 유사한 저손실 재료(Df < 0.004)가 필요합니다. 표준 FR-4는 손실이 너무 큽니다. Gen4의 경우 중손실 재료(Df ~0.008-0.010)가 종종 작동합니다. 재료 선택을 완료하기 전에 항상 채널 시뮬레이션을 실행하여 손실 예산을 확인하세요.