소개: 고주파 설계에서 비아의 중요한 역할
비아는 PCB 레이어 간에 신호를 전환할 수 있게 하는 수직 상호 연결이지만, 고주파(1 GHz 이상)에서 이러한 겉보기에 단순한 구조는 신호 무결성을 크게 저하시킬 수 있는 복잡한 전송 라인 불연속성이 됩니다. 데이터 전송률이 10 Gbps를 초과하고 RF 애플리케이션이 밀리미터파 주파수로 확장됨에 따라 비아 설계는 단순한 기계적 연결에서 중요한 전자기적 과제로 진화했습니다.
고주파에서 비아 설계가 중요한 이유
- 임피던스 불연속성: 비아 구조는 반사 및 신호 왜곡을 일으키는 용량성 및 유도성 리액턴스를 생성합니다
- 공진 스텁: 사용되지 않은 비아 부분은 주파수 응답에 노치를 생성하는 공진 스텁 역할을 합니다
- 리턴 경로 중단: 비아는 기준 평면을 중단하여 리턴 전류가 더 긴 경로를 취하도록 강제합니다
- 크로스토크 결합: 밀접하게 배치된 비아는 인접한 신호 간에 결합 경로를 생성합니다
10 GHz에서 FR-4의 신호 파장은 약 15mm입니다. 1.5mm의 적당한 비아 길이도 λ/10을 나타내며, 여기서 전송 라인 효과가 중요해집니다. 현대 PCB 설계는 비아 기생 효과가 신호 경로 특성을 지배하는 주파수에서 정기적으로 작동하므로 적절한 비아 설계가 선택 사항이 아니라 필수입니다.
비아 유형 및 기술
비아 기술의 선택은 고주파 설계의 성능, 비용 및 제조 복잡성에 심오한 영향을 미칩니다. 각 비아 유형은 주파수 범위, 신호 무결성 및 제조 요구 사항 간에 서로 다른 절충안을 제공합니다. 이러한 기술을 이해하는 것은 설계를 최적화하는 데 중요합니다.
관통 비아 (Through-Hole Vias)
관통 비아는 가장 간단하고 경제적인 비아 유형으로 PCB의 상단에서 하단까지 관통합니다. 제조가 쉽고 우수한 신뢰성을 제공하며 저주파에서 중주파 애플리케이션(일반적으로 5 GHz까지)에 적합합니다. 그러나 신호가 필요하지 않은 레이어의 사용되지 않은 비아 길이는 더 높은 주파수에서 성능을 저하시키는 기생 스텁을 생성합니다.
응용
전원 및 접지 연결, 저속 신호(<1 GHz), 간단한 레이어 전환, 비용에 민감한 설계
블라인드 비아 및 베리드 비아
블라인드 비아는 외부 레이어에서 내부 레이어로 연결되지만 전체 PCB를 관통하지 않으며, 베리드 비아는 내부 레이어 간에 연결되고 어느 쪽에서도 보이지 않습니다. 이러한 기술은 더 복잡한 라우팅과 더 짧은 신호 경로를 허용하지만 제조 복잡성과 비용이 증가합니다. 블라인드 비아와 베리드 비아는 비아 스텁 감소가 중요한 5-15 GHz 범위의 중고주파 설계에 특히 유용합니다.
최적의 사용 사례
고밀도 상호 연결(HDI) 설계, 다층 PCB, 제어 임피던스 경로, 중주파 신호(5-15 GHz), BGA 팬아웃
마이크로비아
마이크로비아는 직경이 150마이크론 미만인 작은 비아로, 일반적으로 레이저 드릴링으로 제조됩니다. 일반적으로 하나 또는 두 개의 PCB 레이어만 스팬하여 기생 효과를 최소화하고 고주파 애플리케이션(>15 GHz)에 우수한 신호 무결성을 제공합니다. 마이크로비아는 HDI 기술의 초석으로, 초고밀도 라우팅과 최적의 고속 성능을 가능하게 합니다. 가장 비용이 많이 들지만 밀리미터파 및 초고속 디지털 설계에 필수적입니다.
주요 이점
최소 기생 효과, 우수한 고주파 성능(>15 GHz), 초고밀도 라우팅, 최단 신호 경로, 고급 패키징 애플리케이션
올바른 비아 기술을 선택하려면 성능, 비용 및 제조 능력의 균형을 맞춰야 합니다. 대부분의 고주파 설계의 경우, 중요하지 않은 신호에는 관통 비아로 시작하고, 중간 속도 경로에는 블라인드 비아 또는 백드릴 비아를 사용하며, 가장 까다로운 고주파 신호에는 마이크로비아를 예약하십시오. 이 계층화된 접근 방식은 제조 가능성을 유지하면서 성능과 비용을 최적화합니다.
비아 임피던스 및 인덕턴스
비아의 임피던스 특성은 고주파 신호 무결성에 중요합니다. 특성 임피던스를 갖는 전송 라인과 달리 비아는 주로 유도성 및 용량성 동작을 나타내어 신호 경로에 임피던스 불연속성을 생성합니다. 이러한 기생 효과를 이해하고 제어하는 것은 신호 무결성을 유지하고 반사를 최소화하는 데 필수적입니다.
비아 인덕턴스 계산
비아의 인덕턴스는 다음 근사 공식을 사용하여 추정할 수 있습니다: L = 5.08h[ln(4h/d) + 1], 여기서 L은 nH 단위의 인덕턴스, h는 mm 단위의 비아 길이, d는 mm 단위의 비아 직경입니다. 일반적인 1.6mm PCB 관통 비아(직경 0.3mm)의 경우 인덕턴스는 약 1nH입니다. 10GHz에서 이는 63Ω의 유도 리액턴스로 변환되어 50Ω 시스템에서 상당한 임피던스 불일치를 나타냅니다.
비아 인덕턴스 감소 전략
- 비아 길이 최소화(블라인드 비아, 베리드 비아 또는 마이크로비아 사용)
- 비아 직경 증가(제조 제약 내에서)
- 유효 인덕턴스를 줄이기 위해 여러 병렬 비아 사용
- 신호 비아 근처에 접지 비아를 배치하여 리턴 경로 제공
비아의 용량 효과는 주로 비아 패드와 주변 안티패드 사이의 결합에서 발생합니다. 용량은 일반적으로 인덕턴스보다 작지만 비아의 전체 임피던스 특성에서 여전히 역할을 합니다. 신호 비아와 접지 평면 사이의 용량은 비아 임피던스를 제어하는 데 도움이 되며 안티패드 크기를 조정하여 임피던스 매칭을 최적화할 수 있습니다.
실용적인 설계 고려사항
고속 설계의 경우 비아 임피던스를 시스템 임피던스(일반적으로 50Ω)에 최대한 가깝게 유지하는 것을 목표로 하십시오. 이는 더 짧은 비아 길이, 최적화된 안티패드 크기 및 전략적으로 배치된 접지 비아의 조합을 통해 달성할 수 있습니다. 5GHz 이상의 주파수에서는 기생 인덕턴스를 최소화하기 위해 관통 비아 대신 블라인드 비아 또는 마이크로비아 사용을 고려하십시오. 항상 3D 필드 솔버를 사용하여 중요한 비아 전환을 시뮬레이션하여 성능을 검증하십시오.
스텁 효과 및 백드릴링
비아가 다층 PCB를 관통하지만 특정 층 사이에서만 신호를 전달할 때 비아 스텁이 형성됩니다 — 신호 연결점을 넘어 확장되는 사용되지 않는 비아 부분. 이러한 스텁은 전송 라인 스텁으로 작용하여 특정 주파수에서 공진을 생성하고 심각한 신호 무결성 문제를 일으킵니다. 스텁 효과를 이해하고 관리하는 것은 고주파 PCB 설계에 중요합니다.
스텁 공진 주파수
스텁의 첫 번째 공진은 스텁 길이가 신호 파장의 4분의 1(λ/4)과 같을 때 발생합니다. 이 주파수에서 스텁은 극도로 높은 임피던스를 나타내어 심각한 신호 반사 및 손실을 일으킵니다. 공진 주파수는 다음 공식을 사용하여 계산할 수 있습니다: f = c/(4 × L × √εr), 여기서 f는 GHz 단위의 주파수, c는 광속(300 mm/ns), L은 mm 단위의 스텁 길이, εr은 PCB 재료의 유효 유전 상수(FR4의 경우 약 4.0)입니다.
스텁 공진 예
표준 FR4 PCB의 1.0mm 스텁 길이(예: 신호가 제3층과 제4층 사이에서 전환하지만 비아가 하단 레이어까지 확장됨)의 경우:
- 첫 번째 공진: f = 300/(4 × 1.0 × √4.0) = 37.5 GHz
- 2.0mm 스텁의 경우: 첫 번째 공진 = 18.75 GHz
- 3.0mm 스텁의 경우: 첫 번째 공진 = 12.5 GHz
이는 상대적으로 짧은 스텁의 경우에도 현대 고속 인터페이스의 작동 주파수 범위 내에서 공진이 발생함을 보여줍니다.
백드릴링 기술
백드릴링(제어 깊이 드릴링이라고도 함)은 PCB의 반대쪽에서 드릴하여 사용되지 않는 비아 스텁을 제거하는 PCB 제조 공정입니다. 이 프로세스는 비아 도금 후에 실행되며 원하는 신호 층보다 약간 더 깊게 뒷면에서 드릴합니다. 이는 비아를 효과적으로 단축하고 스텁을 제거하며 첫 번째 공진 주파수를 설계의 작동 주파수 범위를 넘어 더 높게 밀어냅니다.
백드릴링 매개변수
- 드릴 직경: 일반적으로 완전한 구리 제거를 보장하기 위해 원래 비아 직경보다 0.1-0.2mm 더 큼
- 목표 깊이: 목표 신호 층 아래 약 0.1-0.15mm까지 드릴(구리 포일 두께의 1-1.5배)
- 잔여 스텁: 백드릴링 후 일반적으로 0.15-0.25mm의 스텁이 남으며 최대 25-30GHz의 주파수까지 허용 가능
- 비용 영향: PCB 제조 비용에 10-20% 추가되지만 >10GHz 설계에 필요
백드릴링은 고속 직렬 링크(PCIe Gen4/5, USB 3.2/4, 100G 이더넷), DDR5 메모리 인터페이스 및 10GHz 이상에서 작동하는 모든 설계에서 중요합니다. 비아 스텁 공진 효과를 제거하는 가장 비용 효율적인 방법입니다.
블라인드 비아 및 HDI 대안
초고주파 애플리케이션(>20GHz)의 경우 블라인드 비아와 마이크로비아는 설계상 스텁을 제거하기 때문에 백드릴링보다 더 나은 성능을 제공합니다. 블라인드 비아는 전체 PCB 두께를 관통하지 않고 외부 층에서 내부 층만 연결합니다. 마이크로비아(레이저 드릴, 일반적으로 직경 0.1-0.15mm)는 인접 층만 연결하여 가장 짧은 비아 길이와 최소한의 기생 효과를 제공합니다.
블라인드 비아/마이크로비아를 사용하는 경우
- 주파수 >20GHz: 백드릴 스텁조차 문제를 일으키므로 마이크로비아가 필요함
- 고밀도 설계: 공간이 제한되어 BGA 팬아웃 또는 고밀도 라우팅이 필요한 경우
- 레이어 감소: HDI를 통해 더 적은 레이어에서 더 높은 라우팅 밀도 가능
- RF/mmWave 애플리케이션: 밀리미터파 설계에는 모든 기생 효과의 최소화가 필요
비용 및 제조 고려사항
HDI PCB는 표준 PCB보다 제조 비용이 30-50% 더 높으며 블라인드 비아는 20-30%, 마이크로비아는 40-60%를 추가합니다. 그러나 >15GHz 애플리케이션의 경우 성능 이점이 일반적으로 추가 비용을 정당화합니다. 백드릴링은 5-15GHz 범위에서 가장 비용 효율적인 솔루션이지만 >20GHz 설계에는 HDI/마이크로비아가 필요합니다.
스텁 관리 의사결정 트리
- <5 GHz: 표준 관통 비아로 충분, 특별한 스텁 처리 불필요
- 5-15 GHz: 중요 신호에 대해 백드릴링 권장; 고밀도 영역에는 블라인드 비아
- 15-25 GHz: 모든 신호 비아에 백드릴링 필요; 더 나은 성능을 위해 블라인드 비아 고려
- >25 GHz: 마이크로비아 또는 블라인드 비아가 필수가 됨; HDI 제조 필요
안티패드 크기 조정 및 간격
안티패드(클리어런스 또는 절연 링이라고도 함)는 비아 주변의 다층 PCB 내부 구리 평면의 간격 영역입니다. 이 간격은 비아 도금이 연결되지 않은 층의 구리 평면과 단락되는 것을 방지합니다. 안티패드 크기는 특히 고주파에서 비아 정전 용량, 특성 임피던스 및 신호 무결성에 영향을 미치며 비아의 전기적 성능에 상당한 영향을 미칩니다. 올바른 안티패드 크기 조정은 제어된 임피던스와 리턴 경로 중단 최소화 사이의 균형을 유지하는 데 중요합니다.
안티패드의 기능 및 영향
안티패드는 PCB 성능의 여러 주요 측면에서 역할을 합니다. 첫째, 전원/접지 평면에 국부적인 불연속성을 생성하여 비아의 특성 임피던스에 영향을 미칩니다. 더 큰 안티패드는 비아 정전 용량을 줄이고 국부 임피던스를 증가시키는 반면, 더 작은 안티패드는 정전 용량을 증가시키고 임피던스를 감소시킵니다. 둘째, 안티패드는 참조 평면에 공백을 생성하여 리턴 전류가 이 영역을 우회하도록 강제하여 잠재적으로 루프 면적과 방사를 증가시킵니다. 셋째, 안티패드는 비아 주변의 전기장 분포에 영향을 미쳐 신호 무결성과 크로스토크에 영향을 미칩니다.
주요 절충안
- 더 작은 안티패드: 더 나은 리턴 경로 연속성이지만 임피던스 불일치 및 제조 위험을 유발할 수 있음
- 더 큰 안티패드: 더 나은 임피던스 제어이지만 리턴 경로 중단과 잠재적인 EMI 문제 증가
안티패드 크기 조정 지침
안티패드 크기는 일반적으로 비아 직경과 안티패드 직경 사이의 반경 방향 간격으로 표시됩니다. 최적 크기는 작동 주파수, PCB 라미네이트 두께, 비아 직경 및 성능 요구 사항에 따라 달라집니다. 다음은 다양한 주파수 범위에 대한 일반적인 지침이지만 특정 설계는 항상 시뮬레이션으로 확인해야 합니다.
주파수별 안티패드 크기
- <1 GHz (저속 신호): 반경 방향 간격 = 0.15-0.25mm; 안티패드 직경 = 비아 직경 + 0.3-0.5mm; 주요 제조 신뢰성
- 1-5 GHz (중속 인터페이스): 반경 방향 간격 = 0.20-0.30mm; 안티패드 직경 = 비아 직경 + 0.4-0.6mm; 임피던스 제어 및 리턴 경로 균형
- 5-15 GHz (고속 직렬): 반경 방향 간격 = 0.25-0.40mm; 안티패드 직경 = 비아 직경 + 0.5-0.8mm; 임피던스 제어가 중요하며 시뮬레이션 필요
- >15 GHz (RF/밀리미터파): 반경 방향 간격 = 0.30-0.50mm; 안티패드 직경 = 비아 직경 + 0.6-1.0mm; 완전한 3D EM 시뮬레이션 및 최적화 필요
이러한 지침은 표준 PCB 제조 기능(최소 드릴 직경 0.2-0.3mm, 드릴 공차 ±0.05mm)을 가정합니다. HDI PCB의 경우 더 엄격한 간격을 사용할 수 있지만 제조업체의 기능을 확인해야 합니다. 안티패드 레이어에 대한 제조 파일에 항상 적절한 공차를 포함하십시오.
안티패드와 비아 임피던스의 관계
비아의 특성 임피던스는 주로 정전 용량에 의해 결정되며, 이는 안티패드 크기에 직접적으로 영향을 받습니다. 더 큰 안티패드는 비아와 참조 평면 간의 용량 결합을 줄여 비아 임피던스를 증가시킵니다. 이 관계는 특히 고속 차동 쌍 및 단일 종단 전송선에서 비아 전환 시 임피던스 일치를 달성하는 데 중요합니다.
임피던스 최적화 전략
- 50Ω 단일 종단: 안티패드 크기를 조정하여 50Ω 비아 임피던스를 달성하고 트레이스와의 불연속성 최소화
- 100Ω 차동: 비아 간격 효과를 고려하여 차동 임피던스를 유지하기 위해 두 비아의 안티패드 크기 조정
- 임피던스 평활화: 중요한 애플리케이션에서는 평활한 임피던스 전환을 위해 점진적 안티패드(레이어 간 크기 다름) 사용
안티패드 설계 모범 사례
- 일관성: 예측 가능한 성능을 유지하기 위해 모든 동일한 네트워크에서 동일한 신호 유형에 대해 균일한 안티패드 크기 사용
- 시뮬레이션 검증: >5GHz 설계의 경우 2D 필드 솔버 또는 3D EM 시뮬레이션을 사용하여 안티패드의 임피던스 영향 확인
- 제조 조정: 설계 초기에 PCB 제조업체의 최소 간격 및 비아 드릴 기능 확인
- 레이어별 접근 방식: 서로 다른 레이어에 대해 서로 다른 안티패드 크기 사용 고려(예: 신호 레이어 근처에서는 더 작게, 먼 레이어에서는 더 크게)
- 접지 스티칭: 신호 비아 근처에 접지 비아(안티패드 없음)를 배치하여 연속적인 리턴 경로를 제공하고 안티패드 간격 효과 감소
패드 내 비아 고려사항
패드 내 비아(VIPPO - Via-in-Pad Plated Over)는 SMD 부품의 패드 바로 아래에 비아를 직접 배치하는 고급 PCB 제조 기술입니다. 이 기술은 연결 길이를 단축하고 기생 효과를 최소화하며 보드 공간을 절약하기 때문에 고주파 및 고밀도 설계에서 점점 더 인기를 얻고 있습니다. 그러나 패드 내 비아는 신뢰할 수 있는 납땜 및 부품 실장을 보장하기 위해 비아 충진 및 표면 평탄화를 포함한 특수 제조 공정이 필요합니다. 패드 내 비아를 언제 어떻게 사용할지 이해하는 것은 고속 설계를 최적화하는 데 중요합니다.
패드 내 비아(VIPPO) 기술이란
VIPPO 공정에는 몇 가지 주요 단계가 포함됩니다. 먼저 비아는 기존 비아처럼 드릴링 및 도금됩니다. 그런 다음 비아는 전도성 또는 비전도성 에폭시, 구리 페이스트 또는 기타 충진 재료로 채워집니다. 충진 후 기계적 평탄화 또는 화학적 기계적 연마(CMP)를 통해 표면을 평탄화합니다. 마지막으로 비아 위에 패드 금속을 도금하여 부품을 직접 납땜할 수 있는 평평하고 구멍 없는 표면을 만듭니다. 이 공정은 충진되지 않은 패드 내 비아의 일반적인 문제인 비아를 통해 납땜이 흡수되어 약한 납땜 접합부가 생기는 것을 방지합니다.
VIPPO 공정 단계
- 드릴링 및 도금: 표준 PCB 공정을 사용하여 도금된 관통 홀 생성
- 비아 충진: 전도성 또는 비전도성 재료로 비아 충진
- 표면 평탄화: 연삭 또는 CMP를 통해 평평한 표면 생성
- 패드 도금: 비아 위에 최종 패드 금속 도금(일반적으로 ENIG 또는 HASL)
고주파 설계를 위한 패드 내 비아의 장점
패드 내 비아 기술은 고주파 애플리케이션에 몇 가지 주요 이점을 제공합니다. 패드에서 비아까지의 트레이스 길이를 제거함으로써 VIPPO는 기생 인덕턴스와 커패시턴스를 크게 줄여 신호 무결성과 임피던스 매칭을 개선합니다. 더 짧은 신호 경로는 방사 및 크로스토크도 줄입니다. 또한 패드 내 비아는 추가 트레이스 팬아웃 없이 부품을 비아 바로 위에 배치할 수 있도록 하여 귀중한 보드 공간을 절약합니다. 이것은 BGA 패키지, 고밀도 상호 연결(HDI) 보드 및 RF/마이크로파 애플리케이션에서 특히 유용합니다.
주요 이점
- 기생 효과 감소: 트레이스 팬아웃이 없어 인덕턴스와 커패시턴스가 낮음
- 향상된 신호 무결성: 전환 길이 최소화로 임피던스 불연속성 감소
- 공간 절약: 더 컴팩트한 레이아웃과 더 높은 라우팅 밀도 허용
- 더 나은 열 성능: 충진된 비아는 향상된 열 전도 경로 제공
충진 및 캡핑 비아 요구사항
패드 내 비아의 성공적인 구현을 위해서는 충진 재료 및 공정에 대한 세심한 주의가 필요합니다. 전도성 충진(일반적으로 구리 또는 은 충진 에폭시)은 고주파 신호에 대한 최상의 전기적 성능을 제공하고 전원 및 접지 연결에 대한 저항이 낮은 경로를 제공합니다. 비전도성 충진(에폭시)은 비용이 저렴하며 비아를 통한 전기 전도가 필요하지 않을 때 적합합니다. 선택한 유형에 관계없이 충진 재료는 신뢰할 수 있는 평탄화 및 패드 도금을 보장하기 위해 공극 없이 비아를 완전히 채워야 합니다.
충진 재료 유형
- 전도성 충진: RF 신호 및 전원 연결을 위한 구리 또는 은 충진 에폭시
- 비전도성 충진: 표준 에폭시, 순수 기계적 응용을 위한 비용 효율적 솔루션
- 구리 도금 충진: 전해 구리 충진, 중요한 고주파 경로에 대한 최저 저항 제공
패드 내 비아를 사용하는 시기
패드 내 비아는 상당한 이점을 제공하지만 추가 제조 비용과 복잡성으로 인해 항상 필요하거나 경제적인 것은 아닙니다. VIPPO는 여러 특정 시나리오에서 고려해야 합니다: 신호 무결성이 중요한 고주파 설계(>1 GHz); 특히 패드 간 공간이 제한된 미세 피치 장치의 BGA 패키지; 최대 라우팅 밀도가 필요한 HDI 보드; 향상된 열 관리가 필요한 전원 장치; 기생 효과를 최소화하는 것이 성능에 필수적인 RF/마이크로파 회로. 저주파 애플리케이션 또는 기존 팬아웃을 위한 패드 간 충분한 공간이 있는 경우 표준 비아가 일반적으로 더 비용 효율적입니다.
권장 사용 시나리오
- BGA 및 미세 피치 패키지: <0.8mm 패드 피치로 패드 간 공간이 제한됨
- 고속 직렬 링크: PCIe, USB 3.x, HDMI 2.1+, Thunderbolt
- RF 및 마이크로파 회로: 기생 효과가 성능에 크게 영향을 미치는 >5 GHz 주파수
- 전원 장치: 내부 레이어 또는 히트싱크로의 향상된 열 전도가 필요한 대전류 구성 요소
- 공간 제약 설계: 웨어러블, IoT 모듈, 소형 임베디드 시스템
접지 비아 배치
접지 비아는 신호에 대한 저임피던스 리턴 경로를 제공하고 참조 평면을 연결하며 EMI를 줄임으로써 고주파 설계에서 중요한 역할을 합니다. 적절한 접지 비아 배치는 신호 무결성을 유지하고 임피던스를 제어하며 고속 회로의 안정적인 작동을 보장하는 데 필수적입니다. 접지 비아 전략에는 접지 스티칭, 비아 펜싱 및 신호 비아를 지원하기 위한 전략적 배치가 포함되며, 이 모든 것이 크로스토크, 방사 및 임피던스 불연속성을 최소화하는 강력한 접지 시스템을 만드는 데 기여합니다.
접지 스티칭의 목적
접지 스티칭은 PCB의 접지 평면과 전원 평면 사이에 규칙적인 간격으로 비아를 배치하는 관행입니다. 이 기술에는 여러 가지 주요 목적이 있습니다: 여러 레이어 간에 저임피던스 연결을 제공하고, 접지 평면 간의 전압 차이를 줄이며, 연속적인 리턴 경로를 생성합니다. 접지 스티칭은 PCB가 안테나로 작동하여 EMI를 방출하는 것을 방지하는 데 특히 중요합니다. 고주파에서도 참조 평면이 전기적으로 동일한 전위에 유지되도록 보장하기 때문입니다.
접지 스티칭의 주요 이점
- EMI 방사 감소: 참조 평면 공진 및 안테나 효과 방지
- 신호 무결성 개선: 보드 전체에서 일관된 리턴 경로 보장
- 더 나은 열 관리: 보드 전체에 열 분산
- 접지 바운스 감소: 빠른 스위칭 디지털 회로의 전압 스파이크 최소화
간격 지침: λ/20 규칙
접지 비아 간의 최대 간격은 λ/20 규칙에 의해 결정되며, 여기서 λ(람다)는 작동 주파수에서의 신호 파장입니다. 이 규칙은 참조 평면이 고주파에서 적절하게 연결되어 공진 및 EMI 문제를 방지하도록 보장합니다. 상대 유전 상수(εr)를 가진 PCB 재료의 경우 유효 파장은 다음과 같이 계산됩니다: λeff = c/(f × √εr), 여기서 c는 광속(300mm/ns)이고 f는 주파수입니다. 예를 들어, FR4(εr≈4.3)에서 10 GHz 신호의 경우 λ/20은 약 7.2mm입니다.
다양한 주파수에서의 접지 비아 간격
| 주파수 | λ (FR4) | 최대 간격 (λ/20) | 권장 간격 |
|---|---|---|---|
| 1 GHz | 144.7 mm | 7.2 mm | 5-6 mm |
| 5 GHz | 28.9 mm | 1.45 mm | 1.0-1.2 mm |
| 10 GHz | 14.5 mm | 0.72 mm | 0.5-0.6 mm |
| 28 GHz | 5.2 mm | 0.26 mm | 0.2-0.25 mm |
신호 비아 주변 배치
신호 비아가 레이어 간을 전환할 때 리턴 전류는 참조 평면 간에 레이어를 변경해야 합니다. 신호 비아 근처에 접지 비아를 전략적으로 배치하면 리턴 전류에 대한 저임피던스 경로를 제공하여 루프 영역을 최소화하고 방사를 줄입니다. 일반적인 지침은 신호 비아로부터 트레이스 폭 또는 간격의 3-5배 이내에 접지 비아를 배치하는 것입니다. 고속 차동 쌍의 경우 접지 비아는 균형을 유지하고 공통 모드 노이즈를 줄이기 위해 대칭적으로 배치해야 합니다.
신호 비아의 접지 비아 배치 모범 사례
- 단일 신호: 신호 비아로부터 20mil(0.5mm) 이내에 최소 하나의 접지 비아 배치
- 차동 쌍: 비아 쌍의 양쪽에 접지 비아를 대칭으로 배치(총 2-4개)
- 레이어 전환: 참조 평면이 변경될 때 접지 비아가 더 중요합니다. 비아 전환에서 여러 접지 비아를 사용하십시오
- 고주파 신호(>10 GHz): 접지 비아 간격을 10-15mil로 줄이고 동축 비아 구조 고려
비아 펜싱 기술
비아 펜싱은 중요한 신호나 민감한 회로 주변에 차폐를 만들기 위해 접지 비아 열을 사용하는 기술입니다. 이 접근 방식은 노이즈 소스를 격리하고 서로 다른 회로 섹션 간의 크로스토크를 방지하며 고주파 에너지를 격리하는 데 특히 효과적입니다. 트레이스 또는 회로 영역 주위에 비아 펜스를 만들면 효과적으로 패러데이 케이지를 만들어 방사 방출을 줄이고 신호 무결성을 향상시킵니다. 비아 펜싱은 아날로그 및 디지털 회로가 간섭 없이 공존해야 하는 혼합 신호 설계에서 특히 유용합니다.
비아 펜싱 응용
- 혼합 신호 격리: 아날로그 및 디지털 도메인 사이에 비아 펜스를 만들어 노이즈 커플링 방지
- 고속 채널 보호: SerDes 채널, PCIe 트레이스 및 기타 고속 차동 쌍 차폐
- RF 회로 펜싱: 안테나 피드, 발진기 및 증폭기 주변을 펜싱하여 방사 최소화
- 클록 신호 차폐: 시스템 전체 EMI를 방지하기 위해 클록 분배 네트워크 격리
- 일반적인 펜스 간격: λ/20 또는 100-200mil(2.54-5.08mm) 중 작은 값의 비아 간격
접지 비아 설계 지침 요약
일반 규칙
- • 최대 간격에 λ/20 규칙 사용
- • 신호 비아 근처에 접지 비아 배치
- • 접지 비아에 안티패드 사용 방지
고주파 최적화
- • 중요한 영역에서 비아 펜싱 사용
- • 레이어 전환에서 접지 비아 밀도 증가
- • 차동 쌍의 대칭성 유지
차동 쌍 비아 설계
차동 쌍 신호는 차동 임피던스, 균형 및 공통 모드 제거를 유지하기 위해 비아 설계에서 특별한 주의가 필요합니다. 차동 쌍에서 비아를 사용할 때 대칭성이 핵심입니다 - 두 신호 모두 동일한 전기적 길이, 임피던스 및 결합 효과를 경험해야 합니다. 비대칭은 신호 스큐, 공통 모드 노이즈 및 EMI 문제를 초래합니다. 적절한 차동 쌍 비아 설계는 USB, HDMI, PCIe 및 고속 이더넷과 같은 고속 인터페이스에 중요합니다.
대칭 요구사항
차동 쌍 비아의 대칭성은 신호 품질을 유지하는 데 중요합니다. 두 신호의 비아는 동일하게 배치되고 동일한 크기여야 하며 표면 트레이스의 간격과 일치하도록 간격을 두어야 합니다. 이를 통해 두 신호가 동일한 임피던스 변화 및 전파 지연을 경험하여 차동 쌍의 균형 잡힌 특성을 유지합니다.
대칭 모범 사례
- 동일한 비아 크기: 동일한 패드 직경, 비아 드릴 직경 및 안티패드 개구부 사용
- 미러 배치: 비아 위치는 차동 쌍의 중심선을 중심으로 대칭이어야 함
- 길이 매칭: 비아 전환을 전체 길이 매칭 예산에 포함
- 동시 전환: 두 신호는 동시에 레이어를 변경해야 하며 엇갈린 비아 방지
차동 신호용 비아 간격
차동 쌍의 비아 간 간격은 적절한 차동 임피던스를 유지하고 두 신호 간의 결합을 보장하기 위해 신중하게 제어해야 합니다. 비아 간격은 비아 영역에서 임피던스 불연속을 피하기 위해 표면 트레이스의 간격과 일치해야 합니다. 비아 간 간격은 차동 임피던스와 결합에 영향을 미치며, 간격이 너무 넓으면 결합이 감소하고 모드 변환이 증가할 수 있습니다.
간격 지침
- 트레이스 간격 유지: 비아 간 간격은 차동 쌍 트레이스 간 간격과 같아야 함
- 일반적인 간격: USB 2.0의 경우 90-100밀(가장자리 간), USB 3.0/PCIe의 경우 75-85밀
- 간격 허용 오차: 고속 차동 신호의 경우 비아 간격을 ±2밀 이내로 유지
- 접지 비아 지원: 차동 쌍 외부에 접지 비아를 배치하고 λ/20 미만으로 간격 유지
공통 모드 제거
차동 신호의 주요 장점 중 하나는 공통 모드 제거에서 비롯되는 고유한 노이즈 내성입니다. 비아가 대칭적으로 설계되면 공통 모드 노이즈(두 신호 모두에 영향을 미치는 노이즈)가 수신기에 의해 제거됩니다. 그러나 비아 설계의 비대칭은 공통 모드 노이즈를 차동 모드 신호로 변환하여 시스템의 노이즈 제거 능력을 감소시키고 잠재적으로 EMI 문제를 일으킬 수 있습니다.
공통 모드 제거 최적화
- 완벽한 대칭: 두 비아가 크기, 모양 및 위치에서 동일한지 확인
- 접지 기준 균형: 두 신호는 동일한 접지 평면 근접성 및 결합을 가져야 함
- 대칭 접지 비아: 차동 쌍 양쪽에 대칭으로 접지 비아를 배치하여 균형 잡힌 차폐 제공
- 모드 변환 최소화: 비대칭은 공통 모드 에너지를 차동 모드 에너지로 변환하므로 피해야 함
차동 쌍 비아 설계 예
차동 임피던스 90Ω인 USB 3.0 설계를 고려하십시오. 표면 트레이스는 내부 레이어에서 5밀 너비와 10밀 간격(중심 간)을 사용합니다. 내부 레이어로 전환할 때 비아는 다음과 같아야 합니다:
- 비아 크기: 두 비아 모두 8밀 드릴 직경, 16밀 패드 직경 사용
- 비아 간격: 트레이스 간격과 일치하도록 10밀 중심 간 간격 유지
- 접지 비아: 차동 쌍의 각 측면에 2개의 접지 비아를 배치하고 신호 비아에서 15밀 떨어뜨림
- 안티패드: 두 비아 모두 동일한 28밀 안티패드 직경 사용
핵심 요점
- 비아 선택은 작동 주파수를 기반으로 해야 합니다: 관통 홀(<5 GHz), 블라인드/백드릴링(5-15 GHz), 마이크로비아(>15 GHz)
- 비아 스텁은 λ/4에서 공진을 생성합니다. 백드릴링 또는 블라인드 비아는 고속 설계에 필수적입니다
- 안티패드 크기 조정은 비아 임피던스와 리턴 전류 경로를 제어합니다. 더 큰 안티패드는 커패시턴스를 줄이지만 루프 인덕턴스를 증가시킵니다
- 접지 비아는 저임피던스 리턴 경로를 제공하기 위해 신호 비아 15 밀 이내에 배치되어야 합니다
- 차동 쌍 비아는 최적의 성능을 위해 완벽한 대칭과 G-S-S-G 접지 비아 패턴이 필요합니다
- 3D 전자기 시뮬레이션은 10 GHz 이상의 비아 특성화에 필수적입니다. 해석 공식은 대략적인 추정치만 제공합니다
시뮬레이션 및 모델링
고주파 응용 프로그램의 경우 비아의 전자기 시뮬레이션 및 모델링이 성능을 정확하게 예측하는 데 중요합니다. 단순화된 공식은 빠른 추정치를 제공할 수 있지만 3D 전자기(EM) 시뮬레이션은 고주파에서 중요해지는 복잡한 필드 상호 작용, 공진 효과 및 결합 동작을 포착합니다. 적절한 시뮬레이션은 제조 전에 잠재적인 문제를 식별하고 비아 설계를 최적화하며 신호 무결성 성능을 검증할 수 있습니다.
시뮬레이션 기술
3D 전자기장 솔버는 맥스웰 방정식을 풀기 위해 수치 방법을 사용하여 비아 구조 내부 및 주변의 완전한 전자기장 분포를 포착합니다. 가장 일반적인 기술은 시간 영역 유한 차분법(FDTD)과 주파수 영역 유한 요소법(FEM)이며 각각 장점이 있습니다. FDTD는 광대역 분석에 뛰어나고 FEM은 공진 구조와 복잡한 기하학에 뛰어납니다.
주요 시뮬레이션 방법
- FDTD(시간 영역 유한 차분): 광대역 과도 해석에 이상적이며 한 번의 실행으로 여러 주파수 포착
- FEM(유한 요소법): 특정 주파수에서 높은 정확도를 제공하며 공진 분석에 적합
- MoM(모멘트 방법): 평면 구조에 효율적이며 PCB 레이아웃 시뮬레이션에 일반적으로 사용
- PEEC(부분 등가 회로): 집중 구성 요소 모델을 생성하여 회로 시뮬레이터와 쉽게 통합
일반적인 시뮬레이션 도구
업계 표준 전자기 시뮬레이션 도구는 비아 구조를 분석하기 위한 전문 기능을 제공합니다. 이러한 도구를 통해 엔지니어는 정확한 3D 모델을 만들고 재료 속성을 정의하며 경계 조건을 설정하고 S 파라미터, 임피던스 및 전기장 분포와 같은 주요 파라미터를 추출할 수 있습니다. 적절한 도구 선택은 설계 복잡성, 주파수 범위 및 필요한 정확도 수준에 따라 다릅니다.
인기 있는 시뮬레이션 소프트웨어
- Ansys HFSS: 고주파 구조용 3D 전파 전자기장 솔버
- CST Studio Suite: 시간 영역 및 주파수 영역 솔버가 통합된 종합 EM 시뮬레이션
- Keysight ADS: 고급 PCB 시뮬레이션 기능을 갖춘 RF/마이크로파 설계 플랫폼
- Cadence Sigrity: 전원 및 신호 무결성 분석에 중점을 둔 PCB 시뮬레이션 도구
- Mentor HyperLynx: PCB 설계 흐름에 통합된 신호 무결성 및 EMC 시뮬레이션
시뮬레이션에서 확인할 사항
시뮬레이션 검증은 신호 무결성 및 전체 시스템 성능에 영향을 줄 수 있는 중요한 매개변수에 초점을 맞춰야 합니다. 무엇을 찾아야 하는지, 결과를 어떻게 해석해야 하는지 이해하는 것은 효과적인 비아 설계 최적화에 중요합니다. 다음은 비아 시뮬레이션 중에 확인해야 할 주요 매개변수입니다.
S 파라미터(S11, S21)
- S11(回波损耗): 작동 주파수에서 -15dB 미만, 이상적으로는 -20dB 미만이어야 함
- S21(插入损耗): 최소한의 에너지 손실을 나타내는 0dB에 가까워야 함
임피던스 특성
- 임피던스는 목표 값의 ±10% 이내로 제어되어야 함
- 비아 전환에서 임피던스 불연속성 확인
공진 및 고조파
- 신호 품질에 영향을 줄 수 있는 비아 스텁 공진 식별
- 공진 주파수가 작동 주파수 및 고조파에서 멀리 떨어져 있는지 확인
전기장 및 전류 분포
- 전기장 패턴을 시각화하여 잠재적인 EMI 문제 식별
- 리턴 전류 경로를 검사하여 저 임피던스 접지 연결 보장
시뮬레이션 모범 사례
성공적인 시뮬레이션에는 신중한 설정과 설계 매개변수에 대한 이해가 필요합니다. 이러한 모범 사례를 따르면 시뮬레이션 결과가 정확하고 의미 있으며 설계 개선을 위한 실행 가능한 통찰력을 제공합니다.
정확한 재료 매개변수
주파수 의존 유전 상수(Dk) 및 손실 탄젠트(Df)에 대한 제조업체 데이터 시트를 사용하십시오. 고주파 시뮬레이션에 단일 Dk 값을 사용하지 마십시오.
적절한 메시 밀도
FDTD 시뮬레이션의 경우 최소 20개 셀/파장을 사용하십시오. 비아 주변, 특히 안티패드 영역 및 구리 가장자리에서 메시를 세분화하십시오.
로컬 환경 포함
시뮬레이션에 인접한 비아, 트레이스 및 평면을 포함하십시오. 격리된 비아 모델은 실제 결합 효과를 포착하지 못합니다.
올바른 경계 조건
방사 문제에 대해 흡수 경계 조건(ABC 또는 PML)을 사용하십시오. 비물리적 반사를 피하기 위해 경계가 구조에서 충분히 멀리 떨어져 있는지 확인하십시오.
주파수 범위 선택
신호 스펙트럼에서 최소한 5차 고조파까지 시뮬레이션하십시오. 10 Gbps 신호의 경우 25 GHz까지 시뮬레이션을 의미합니다.
측정을 통한 검증
가능한 경우 시뮬레이션 결과를 TDR 또는 VNA 측정과 비교하십시오. 이를 통해 시뮬레이션 정확도에 대한 신뢰를 구축합니다.
파라메트릭 연구
비아 드릴 직경, 안티패드 크기 및 스텁 길이가 성능에 미치는 영향을 이해하기 위해 매개변수 스윕을 수행하십시오. 이를 통해 최적의 설계 지점을 식별합니다.
수렴 확인
다양한 메시 밀도에서 S 파라미터가 수렴하는지 확인하십시오. 결과는 더 미세한 메시로 안정화되어야 하며 1% 미만으로 변동해야 합니다.
제조 고려사항
성공적인 비아 설계는 전기적 성능뿐만 아니라 제조 가능성과 신뢰성도 고려해야 합니다. PCB 제조 능력, 공정 제한 사항 및 제조를 위한 설계(DFM) 지침을 이해하는 것은 설계가 안정적이고 비용 효율적으로 생산될 수 있도록 보장하는 데 필수적입니다. 제조 모범 사례를 따르면 값비싼 재작업을 피하고 수율 문제를 줄이며 전체 제품 품질을 향상시킬 수 있습니다.
드릴 크기 및 종횡비
PCB 제조업체는 안정적으로 드릴링 및 도금할 수 있는 비아 구멍 직경 및 보드 두께에 제한이 있습니다. 종횡비(보드 두께를 완성된 구멍 직경으로 나눈 값)는 드릴링 정확도와 도금 품질에 영향을 미치는 중요한 제조 매개변수입니다.
일반적인 종횡비 제한
- 표준 제조: 종횡비 ≤ 8:1(예: 1.6mm 보드의 0.2mm 구멍)
- 고급 제조: 전문 장비 및 공정 제어로 종횡비 12:1 이상 가능
- 마이크로비아: 레이저 드릴링은 종횡비 1:1을 가능하게 하며 직경은 75μm까지 가능
도금 요구사항
스루홀 구리 도금은 비아의 전기적 연속성과 신뢰성을 보장하는 데 필수적입니다. 도금 품질은 비아 저항, 전류 전달 능력 및 장기 신뢰성에 직접적인 영향을 미칩니다. 적절한 도금 두께와 균일성은 고주파 성능에 특히 중요합니다.
도금 두께 표준
- IPC Class 2: 최소 도금 두께 20μm(0.8 mil), 일반 소비자 전자 제품에 적합
- IPC Class 3: 최소 도금 두께 25μm(1.0 mil), 고신뢰성 애플리케이션(의료, 항공우주)용
- 고전류 애플리케이션: 저항을 줄이고 열 방출을 개선하기 위해 35-50μm 이상의 도금 두께 권장
비아용 DFM 지침
제조를 위한 설계(DFM) 지침을 따르면 비아 설계가 안정적으로 제조될 수 있으며 결함을 줄이고 수율을 개선하며 생산 비용을 절감할 수 있습니다. 이러한 지침은 비아 크기에서 간격 및 레이아웃 고려사항까지 모든 측면을 다룹니다.
최소 간격 요구사항
- 비아 간: 최소 8mil(0.2mm) 중심 간 간격, 표준 제조에는 10-12mil 권장
- 비아에서 트레이스: 최소 5mil(0.125mm) 간격, 고전압 설계는 더 크게
- 비아 링: 최소 2mil(0.05mm) 링 너비, 제조 공차 향상을 위해 4-5mil 최적
제조 모범 사례
- 비아 충전 또는 플러그 프로세스를 사용하지 않는 한 패드 아래에 비아를 배치하지 마십시오
- 특히 얇은 트레이스의 경우 트레이스와 비아 연결을 강화하기 위해 티어드롭 사용
- 생산 전에 PCB 제조업체에 특정 기능 및 제한 사항에 대해 문의하십시오
- 중요한 고주파 신호의 경우 더 엄격한 공차 및 검사 표준 지정을 고려하십시오
일반적인 제조 과제
일반적인 비아 제조 문제를 이해하면 설계 함정을 피하고 문제가 발생할 때 문제를 해결하는 데 도움이 됩니다. 다음은 가장 일반적인 제조 문제와 예방 방법입니다.
도금 보이드
높은 종횡비 비아의 도금 두께 불균일. 낮은 종횡비(≤8:1)를 사용하거나 향상된 도금 프로세스를 지정하여 예방.
드릴 위치 이탈
두꺼운 보드에서 드릴이 이탈할 수 있습니다. 충분한 링 크기(4-5mil)를 유지하고 과도한 종횡비를 피하십시오.
레이어 정렬 문제
다층 보드의 레이어 정렬 불량. 더 큰 링(5mil+)을 사용하고 중요한 비아에서 더 엄격한 정렬 공차를 지정하십시오.
솔더 흡수
솔더가 비아로 흡수되어 불량 접합이 발생합니다. SMT 패드용 비아 충전/플러그를 사용하거나 패드 외부에 비아를 배치하십시오.
비아 설계 체크리스트
이 포괄적인 체크리스트를 사용하여 고주파 비아 설계가 모든 중요한 요구 사항을 충족하는지 확인하십시오. 이 체크리스트는 비아 유형 선택, 임피던스 고려 사항, 레이아웃 가이드라인 및 제조 검증을 다루며, 설계 프로세스의 각 단계에서 일반적인 함정을 피하고 성능을 최적화하는 데 도움이 됩니다.
비아 유형 선택
주파수 범위 분석: 가장 높은 작동 주파수와 신호 대역폭을 결정하십시오. <5 GHz의 경우 표준 관통 비아가 일반적으로 충분합니다. 5-15 GHz는 블라인드 비아 또는 백드릴이 필요합니다. >15 GHz는 마이크로 비아 또는 레이저 드릴 비아가 필요합니다.
스텁 길이 평가: 잠재적인 스텁 길이(사용하지 않는 비아 길이)를 계산하십시오. 스텁 길이가 >λ/20(최고 주파수에서)인 경우 백드릴, 블라인드 비아 또는 매립 비아를 고려하여 스텁 효과를 제거하거나 최소화하십시오.
비용 대 성능 균형: 제조 예산과 성능 요구 사항을 평가하십시오. 관통 비아가 가장 저렴하고 마이크로 비아 및 백드릴은 비용을 증가시킵니다. 중요한 신호 경로에만 고급 비아 기술을 사용하십시오.
제조업체 역량 검증: 설계를 확정하기 전에 PCB 제조업체가 필요한 비아 기술을 지원하는지 확인하십시오. 최소 드릴 직경, 종횡비 제한 및 백드릴 기능을 검증하십시오.
임피던스 고려 사항
비아 임피던스 계산: 공식 또는 EM 시뮬레이터를 사용하여 비아의 특성 임피던스를 계산하십시오. 비아 임피던스가 시스템 임피던스(일반적으로 50Ω 또는 100Ω 차동)와 ±10% 이내로 일치하는지 확인하십시오.
안티패드 크기 최적화: 주파수 및 PCB 스택업을 기반으로 안티패드 간격을 크기를 조정하십시오. 가이드라인 사용: 1-5 GHz: 0.3-0.5mm 간격, 5-10 GHz: 0.5-0.7mm, >10 GHz: 0.7-1.0mm(비아 패드로부터의 반경 간격).
비아 패드 크기: 적절한 패드 대 드릴 비율을 선택하십시오. 표준: 비임계 비아의 경우 드릴 직경 +0.15-0.2mm; 고주파 응용 프로그램의 경우 기생 정전용량을 줄이기 위해 최소 패드(드릴 직경 +0.1mm)를 사용하십시오.
차동 쌍 비아 대칭: 차동 신호의 경우 두 비아가 동일한지 확인하십시오. 동일한 드릴 크기, 패드 크기, 안티패드 간격 및 레이어 전환. 커플링을 유지하려면 비아 간격을 2-3× 비아 직경으로 유지하십시오.
레이아웃 가이드라인
접지 비아 배치: 저임피던스 리턴 전류 경로를 제공하기 위해 신호 비아 근처(<1mm)에 접지 비아를 배치하십시오. 고속 신호의 경우 레이어 전환 지점의 양쪽에 접지 비아를 배치하십시오.
접지 스티칭 간격: 전원 평면과 접지 평면 사이에 λ/20(최고 작동 주파수에서) 간격으로 접지 스티칭 비아를 사용하십시오. 이는 공진을 방지하고 EMI 성능을 향상시킵니다.
비아 펜싱 기술: 중요한 고주파 신호의 경우 전송선 양쪽에 접지 비아 펜스를 만들어 전자기장을 포함하고 크로스토크를 줄이십시오. 펜스 간격을 λ/10으로 유지하십시오.
패드 내 비아 최소화: 적절하게 채워지고 도금되지 않는 한 구성 요소 패드에 비아를 배치하지 마십시오. 채워지지 않은 패드 내 비아는 납땜 중 땜납 흡수 및 보이드 형성을 유발합니다.
제조 검증
DRC 규칙 검증: 설계 규칙 검사(DRC)를 실행하여 모든 비아가 제조업체의 기능을 충족하는지 확인하십시오. 최소 드릴 크기, 종횡비, 환형 링 및 간격.
제조 문서: 제조 도면에서 특수 비아 요구 사항을 명확하게 지정하십시오. 백드릴 깊이, 블라인드/매립 비아 정의, 비아 충전 요구 사항 및 제어 임피던스 사양.
임피던스 테스트 쿠폰: 대표적인 비아 구성이 포함된 테스트 쿠폰을 PCB 패널에 포함하십시오. 이를 통해 생산 전에 비아 임피던스 및 신호 무결성을 확인할 수 있습니다.
제조 후 검사: TDR(타임 도메인 반사계) 또는 VNA(벡터 네트워크 분석기) 측정을 사용하여 제조된 PCB가 설계 사양을 충족하는지 확인하십시오. 비아 임피던스 불연속성 및 삽입 손실을 확인하십시오.