전송선로 이론 소개
전송선로 이론은 전자기파가 도체를 따라 어떻게 전파되는지 설명합니다. PCB 설계에서 트레이스의 전기적 길이가 신호 파장에 가까워지면 트레이스는 전송선로가 됩니다. 이 동작을 이해하는 것은 신뢰할 수 있는 고속 디지털 및 RF 회로를 설계하는 데 필수적입니다.
전송선로 이론이 중요한 이유
전송선로 효과가 적용되는 경우
모든 트레이스가 전송선로인 것은 아닙니다. 중요한 요소는 트레이스 전파 지연과 신호 상승/하강 시간 사이의 관계입니다. 트레이스 지연이 상승 시간의 약 1/6을 초과하면 전송선로 효과가 유의미해집니다.
임계 길이 계산
임계 길이 공식:
여기서 c = 광속 (3×10⁸ m/s), εᵣ = 유효 유전 상수
예시 계산:
현대 고속 신호
오늘날의 고속 인터페이스에서는 거의 모든 트레이스가 전송선로입니다:
- • DDR4/DDR5: 50-100 ps 에지 레이트 → 임계 길이 ~2-4 mm
- • PCIe Gen4/5: 35-50 ps 에지 레이트 → 임계 길이 ~1-2 mm
- • USB 3.2: 50-80 ps 에지 레이트 → 임계 길이 ~2-3 mm
- • 10G Ethernet: 30-40 ps 에지 레이트 → 임계 길이 ~1 mm
전송선로 파라미터
전송선로는 단위 길이당 저항(R), 인덕턴스(L), 컨덕턴스(G), 커패시턴스(C)의 네 가지 분포 파라미터로 특성화됩니다. 이러한 RLGC 파라미터는 모든 전송선로 동작을 결정합니다.
RLGC 파라미터
R - 직렬 저항
- • 도체 DC 저항
- • 주파수에 따라 증가 (표피 효과)
- • 단위: Ω/m
- • 신호 감쇠 발생
L - 직렬 인덕턴스
- • 자기 및 상호 인덕턴스
- • 기하학적 구조에 의존
- • 단위: H/m
- • 임피던스 및 지연에 영향
G - 션트 컨덕턴스
- • 유전체 누설
- • 손실 탄젠트와 관련
- • 단위: S/m
- • 저주파에서 일반적으로 작음
C - 션트 커패시턴스
- • 도체와 기준 사이
- • 기하학적 구조와 εᵣ에 의존
- • 단위: F/m
- • 임피던스 및 지연에 영향
특성 임피던스
특성 임피던스(Z₀)는 선로를 따라 이동하는 파동의 전압 대 전류 비율입니다. 선로의 기하학적 구조와 재료에만 의존하며 길이나 종단에는 의존하지 않습니다.
특성 임피던스 공식
일반 공식 (무손실):
일반 공식 (손실 있음):
일반 값:
전파 및 지연
신호는 유전체 재료로 인해 진공에서의 빛의 속도보다 느린 전파 속도로 전송선로를 따라 이동합니다.
전파 매개변수
전파 속도:
FR-4 (εᵣ ≈ 4.4)의 경우: v ≈ 0.48c ≈ 144 mm/ns
전파 지연:
FR-4의 경우: 약 6-7 ps/mm 또는 150-170 ps/인치
지연 매칭 영향
- 1 mm 길이 차이 ≈ 6-7 ps 지연 차이
- 비아 전환은 비아 유형에 따라 ~10-30 ps 추가
- 레이어 변경은 εᵣ_eff에 영향을 주어 전파 속도에 영향을 줍니다
반사 및 VSWR
신호가 임피던스 불연속성을 만나면 파동의 일부가 소스로 반사됩니다. 반사 계수는 이 효과를 정량화합니다.
반사 계수
반사 계수 (Γ):
범위: -1 (단락)에서 +1 (개방), 0 = 일치
VSWR (전압 정재파비):
범위: 1:1 (완벽한 일치)에서 ∞:1 (완전한 불일치)
디지털 신호의 반사 효과
- 오버슈트/언더슈트: IC 전압 정격을 초과할 수 있음
- 링잉: 다중 반사가 진동을 유발
- 타이밍 오류: 단조롭지 않은 에지가 잘못된 트리거를 유발
- EMI: 반사는 방사하는 정재파를 생성
종단 전략
종단은 중요한 지점에서 선로 임피던스를 일치시켜 반사를 제거합니다. 다양한 종단 방식에는 서로 다른 트레이드오프가 있습니다.
종단 유형
직렬 (소스) 종단
- • 드라이버 출력의 저항
- • R = Z₀ - R_driver
- • 낮은 전력 소비
- • 수신기에서 초기에 절반 진폭
- • 포인트 투 포인트에 적용
병렬 (부하) 종단
- • 수신기의 저항
- • R = Z₀
- • 즉시 전체 진폭
- • 더 높은 전력 (DC 경로)
- • 다중 드롭 버스에 적합
테브난 종단
- • 풀업 및 풀다운 저항
- • DC 바이어스 포인트 설정
- • Z₀ 병렬용 각 2R
- • 병렬보다 높은 전력
- • 바이어스된 신호에 적합
AC (RC) 종단
- • 수신기의 직렬 R-C
- • DC 차단, AC 종단
- • 낮은 전력 소비
- • 제한된 저주파 응답
- • 주기적 신호에 적합
PCB 전송선로 구조
다양한 PCB 라우팅 구조는 서로 다른 임피던스 특성을 가지며 다양한 애플리케이션에 적합합니다.
일반적인 PCB 전송선로 유형
마이크로스트립
아래에 접지 평면이 있는 외부 레이어의 트레이스. 가장 일반적인 구조.
- • 주어진 폭에 대해 더 높은 임피던스
- • 환경에 노출 (EMI 우려)
- • 프로빙/디버깅이 더 쉬움
- • εᵣ_eff < εᵣ (트레이스 위의 공기)
스트립라인
두 접지 평면 사이의 트레이스 (내부 레이어).
- • 더 나은 차폐, 낮은 EMI
- • 주어진 폭에 대해 더 낮은 임피던스
- • εᵣ_eff = εᵣ (완전히 내장됨)
- • 디버깅을 위한 접근이 더 어려움
코플래너 도파관
같은 레이어에 접지 평면이 있는 트레이스 (아래에 접지가 있거나 없음).
- • RF 및 고속에 적합
- • 비아의 쉬운 접지 액세스
- • 인접 트레이스에 대한 낮은 크로스톡
- • 더 많은 PCB 영역 필요
차동 전송선로
차동 신호는 두 개의 상보 신호를 사용합니다. 차동 쌍은 적절한 설계를 위해 이해해야 하는 서로 다른 임피던스 모드를 가지고 있습니다.
차동 임피던스 모드
차동 모드 (Zdiff):
여기서 k = 결합 계수. 더 강한 결합 → 더 낮은 Zdiff.
공통 모드 (Zcm):
공통 모드 노이즈 내성에 중요합니다.
- 차동 쌍 경로 전체에서 일정한 간격 유지
- 쌍 내 트레이스 길이를 상승 시간의 <5%로 일치
- 차동 쌍을 단일 종단 신호로부터 멀리 유지
손실 메커니즘
PCB 전송선로의 신호 감쇠는 도체 손실(저항성)과 유전체 손실에서 발생합니다. 둘 다 주파수에 따라 증가합니다.
손실 구성요소
도체 손실
- • 트레이스의 DC 저항
- • 고주파에서의 표피 효과
- • 표면 거칠기 효과
- • √f로 증가
유전체 손실
- • 손실 탄젠트(tan δ)에 비례
- • 주파수에 따라 선형적으로 증가
- • 매우 높은 주파수에서 지배적
- • FR-4: tan δ ≈ 0.02
손실 완화
- 더 넓은 트레이스 사용 (낮은 저항)
- 저손실 유전체 선택 (tan δ < 0.005)
- 고속 레이어에 매끄러운 구리 지정
- 트레이스 길이 최소화
시뮬레이션 방법
전송선로 시뮬레이션은 제작 전에 신호 동작을 예측합니다. 다양한 시뮬레이션 접근 방식은 다른 목적에 사용됩니다.
시뮬레이션 접근 방식
2D 필드 솔버
- • Z₀, 지연, 결합 계산
- • 빠름, 초기 설계에 적합
- • 균일한 단면 가정
- • 예: Saturn, Polar SI
3D 전자기 시뮬레이션
- • 완전한 전자기 해석
- • 불연속성, 비아 처리
- • 계산 집약적
- • 예: HFSS, CST
SPICE 시뮬레이션
- • 시간 영역 파형
- • 추출된 모델 사용
- • 아이 다이어그램 분석
- • 예: HyperLynx, SIwave
IBIS 모델링
- • IC 드라이버/수신기 동작
- • 비독점 형식
- • 채널 모델과 함께 사용
- • SerDes용 IBIS-AMI
전송선로 설계 규칙
필수 설계 규칙
- 임피던스를 ±10% 이하로 제어
- 모든 전송선로를 적절히 종단
- 임피던스 불연속성 최소화
- 연속적인 참조 평면 위에서 배선
- 레이어 전환 시 그라운드 비아 추가
- 차동 쌍 내에서 길이 일치
- 고속용 적절한 비아 설계 사용
- 레이아웃 전에 중요한 네트 시뮬레이션
주요 요점
- 길이가 임계 길이를 초과하면 트레이스를 전송선로로 취급
- 특성 임피던스는 기하학적 형상과 재료에 따라 달라지며 길이와는 무관
- 임피던스 불연속성은 신호를 저하시키는 반사를 유발
- 적절한 종단은 반사를 제거
- 차동 쌍은 차동 모드와 공통 모드 모두에 주의가 필요
- 손실은 주파수에 따라 증가: 긴 트레이스의 경우 고려