PCB 설계의 크로스토크 소개
크로스토크는 현대 PCB 설계에서 가장 중요한 신호 무결성 과제 중 하나입니다. 신호 에지 레이트가 증가하고 트레이스 간격이 감소함에 따라, 인접한 트레이스 간의 원치 않는 전자기 결합은 신호 저하, 타이밍 오류 및 기능 고장을 유발할 수 있습니다. USB 3.2 (10 Gbps), PCIe Gen 4 (16 GT/s), HDMI 2.1 (48 Gbps)과 같은 고속 인터페이스는 신호 무결성을 유지하기 위해 엄격한 크로스토크 제어를 요구합니다.
크로스토크 기초
정의: 크로스토크는 전기장 및 자기장 상호작용을 통해 발생하는 한 신호 경로(공격자)에서 다른 신호 경로(피해자)로의 의도하지 않은 전자기 에너지 결합입니다.
크로스토크의 크기는 트레이스 형상, 간격, 유전 특성, 주파수 내용 및 상승 시간을 포함한 여러 요인에 따라 달라집니다. 100 ps 상승 시간을 가진 일반적인 고속 디지털 신호는 3.5 GHz(0.35/상승 시간)까지의 중요한 스펙트럼 에너지를 포함하여, 짧은 PCB 트레이스조차도 크로스토크가 상당해지는 결합 전송선로로 동작하게 합니다.
크로스토크가 중요해지는 때
- 1 ns 미만의 상승 시간(350 MHz 이상의 주파수)
- 1000 mil(25 mm)을 초과하는 평행 트레이스 라우팅
- 트레이스 폭의 3배 미만인 트레이스 간격
- 아날로그 및 디지털 트레이스가 있는 혼합 신호 설계
- 디지털 회로에서 500 mV 미만의 노이즈 마진
근단(NEXT) 및 원단(FEXT) 크로스토크
크로스토크는 신호 소스에 대한 관찰 지점에 따라 두 가지 주요 형태로 나타납니다. NEXT와 FEXT 간의 차이를 이해하는 것은 효과적인 완화 전략에 중요합니다.
NEXT vs FEXT 비교
- • 피해 트레이스의 소스 단에서 관찰됨
- • 역방향 전파 결합 신호
- • 일반적으로 FEXT보다 10-20 dB 높음
- • 짧은 트레이스에서 지배적
- • 트레이스 길이와 무관
- NEXT = KNEXT × √(L결합)
- • 피해 트레이스의 부하 단에서 관찰됨
- • 전방 전파 결합 신호
- • 신호 감쇠로 감소
- • 트레이스 길이와 함께 증가
- • 결합 길이에 비례
- FEXT = KFEXT × L결합
실용적인 크로스토크 계수
일반적인 NEXT 계수 (마이크로스트립):
여기서 Cm은 상호 커패시턴스, Lm은 상호 인덕턴스입니다
예시 값:
10인치 미만의 트레이스 길이를 가진 일반적인 PCB 설계에서 NEXT가 주요 관심사로 지배적입니다. 더 긴 트레이스나 고손실 기판의 경우, FEXT는 피해 트레이스를 따라 전파 손실로 감쇠됩니다. FEXT가 증가를 멈추는 포화 길이는 왕복 전파 지연이 신호 상승 시간과 같을 때 발생합니다.
결합 메커니즘: 용량성 vs 유도성
크로스토크는 두 가지 기본 전자기 결합 메커니즘을 통해 발생합니다: 용량성 결합(전기장)과 유도성 결합(자기장). 두 메커니즘을 모두 이해하는 것은 효과적인 완화 전략을 선택하는 데 필수적입니다.
용량성 결합
- • 평행 도체 사이의 전기장에 의해 발생
- • 트레이스 간 상호 커패시턴스에 비례
- • 신호 주파수와 dV/dt에 따라 증가
- • 트레이스 간격을 늘려 감소
- Inoise = Cm × dV/dt
유도성 결합
- • 전류가 흐르는 도체 주변의 자기장에 의해 발생
- • 트레이스 간 상호 인덕턴스에 비례
- • 신호 주파수와 dI/dt에 따라 증가
- • 트레이스 간격을 늘리고 접지 평면을 사용하여 감소
- Vnoise = Lm × dI/dt
핵심 통찰
대부분의 PCB 설계에서 용량성 및 유도성 결합이 동시에 발생합니다. 저주파(<100 MHz)에서는 하나 또는 다른 하나가 지배적일 수 있지만, 고속 디지털 및 RF 설계는 두 메커니즘을 모두 다루어야 합니다. 효과적인 크로스토크 완화 전략은 전기장 및 자기장 결합을 모두 고려해야 합니다.
크로스토크에 영향을 미치는 요인
크로스토크의 심각도는 몇 가지 주요 설계 매개변수에 따라 달라집니다. 이러한 요인을 이해하면 엔지니어가 정보에 입각한 절충안을 만들고 신호 무결성을 위해 PCB 레이아웃을 최적화할 수 있습니다.
1. 트레이스 간격 (S)
트레이스 가장자리 사이의 거리는 크로스토크를 제어하는 데 가장 효과적인 매개변수입니다. 크로스토크는 간격에 따라 기하급수적으로 감쇠합니다.
2. 평행 결합 길이 (L)
트레이스가 평행하게 달리는 거리는 FEXT에 직접 영향을 미칩니다. NEXT는 길이에 비교적 둔감하지만 FEXT는 결합 길이에 따라 선형적으로 증가합니다.
- • 평행 트레이스 세그먼트 최소화
- • 가능한 경우 인접 레이어에 수직으로 라우팅
- • 중요 신호의 경우 평행 길이를 <0.5인치로 제한
3. 신호 상승 시간 (tr)
더 빠른 에지 속도(더 짧은 상승 시간)는 더 넓은 스펙트럼에서 더 강한 고주파 성분을 생성하기 때문에 더 높은 크로스토크를 생성합니다.
4. 유전체 층 높이 (H)
트레이스에서 기준 평면(접지 또는 전원)까지의 거리는 필드 제한에 영향을 미칩니다. 더 얇은 유전체는 더 나은 필드 제한을 제공하여 크로스토크를 줄입니다.
- • 고속 설계의 경우 H < 10 mil 선호
- • 더 얇은 유전체는 임피던스 제어도 개선합니다
- • 최적의 필드 제한을 위해 스트립라인 고려
3W 규칙: 간격 가이드라인
3W 규칙은 PCB 설계에서 가장 널리 사용되는 크로스토크 완화 가이드라인 중 하나입니다. 인접한 트레이스 간의 중심 간 간격이 허용 가능한 크로스토크 억제를 달성하기 위해 트레이스 폭의 최소 3배가 되어야 한다고 규정합니다.
3W 규칙 정의
더 많은 간격이 필요한 경우
3W 규칙은 일반 설계에 좋은 출발점을 제공하지만 많은 고성능 애플리케이션에는 더 큰 간격이 필요합니다:
- • 권장: 4-5W 간격
- • 목표: -45~-50 dB
- • 예: PCIe, USB 3.x, 10G 이더넷
- • 권장: 5-10W 간격
- • 목표: -50~-60 dB
- • 예: ADC, DAC, 오디오, 정밀 아날로그
3W 규칙 모범 사례
- •3W 규칙은 동일한 레이어의 트레이스에만 적용됩니다. 레이어 간 크로스토크에는 다른 고려 사항이 필요합니다
- •더 높은 성능을 위해 추가 기술(가드 트레이스, 차동 신호)과 결합
- •시뮬레이션 또는 측정을 통해 중요 경로의 크로스토크 성능을 항상 검증
- •기판 재료 및 유전체 두께가 효과적인 결합에 영향을 미치므로 고려
- •3W는 최소 요구 사항임을 기억하십시오 - 보드 밀도가 허용하는 경우 더 많은 간격 사용
가드 트레이스 기법
가드 트레이스는 용량 및 유도 결합을 줄이기 위해 민감한 신호선 사이에 배치된 접지 도체입니다. 올바르게 구현하면 크로스토크를 크게 줄일 수 있지만 적절하게 접지되지 않으면 실제로 결합이 증가할 수 있습니다.
가드 트레이스 설계 규칙
가드 트레이스는 최고 주파수 성분의 파장인 λ의 λ/20 이하마다 비아를 통해 접지 평면에 연결되어야 합니다. 1 GHz 신호의 경우 15-20mm마다 하나의 비아를 의미합니다.
가드 트레이스는 신호 트레이스만큼 넓어야 하며, 가능하면 더 넓어야 합니다. 이상적인 구성: S_신호-가드 = W_신호, S_가드-가드 ≥ 2W_신호.
적절하게 접지된 가드 트레이스는 단순히 간격을 늘리는 것과 비교하여 추가로 10-15dB의 크로스토크 감소를 제공할 수 있습니다. 일반적인 성능: 가드 트레이스 없음 -35dB → 가드 트레이스 있음 -50dB.
일반적인 가드 트레이스 오류
- ✗부유 가드 트레이스(접지되지 않음) - 실제로 결합 커패시턴스를 증가시켜 크로스토크를 악화시킵니다
- ✗비아 간격 부족 - 가드 트레이스가 고주파에서 임피던스 불연속으로 작용합니다
- ✗한쪽 끝에서만 접지 - 정재파 효과와 예측 불가능한 성능을 생성합니다
- ✗신호 트레이스보다 좁은 가드 트레이스 - 차폐 효과 감소
가드 트레이스를 사용해야 할 때
- •간격이 허용하는 것 이상의 추가 격리가 필요한 고속 신호(> 1GHz)
- •보드 밀도 제약으로 인해 충분한 간격을 확보할 수 없는 고밀도 라우팅 영역
- •노이즈가 많은 디지털 라인 근처에 민감한 아날로그 신호가 있는 혼합 신호 설계
- •초저 지터를 유지해야 하는 중요한 클록 또는 타이밍 신호
차동 페어 크로스토크 고려사항
차동 신호는 고유한 동상 모드 제거 특성으로 인해 크로스토크에 대한 고유한 이점을 제공합니다. 그러나 이러한 이점을 극대화하고 페어 내 및 페어 간 크로스토크를 최소화하려면 신중한 간격 및 라우팅이 필요합니다.
페어 내 결합 vs 페어 간 격리
- • 목표: S/W 비율 = 1.5-3.0
- • 강한 결합이 동상 모드 제거를 개선
- • 일반적인 결합: Kodd = 0.5-0.7
- • 최소: 5W (페어 에지에서 페어 에지)
- • 권장: 고속 시 8-10W
- • 목표: < -40 dB 페어 간 크로스토크
차동 페어 라우팅 규칙
페어 내 스큐: < λ/20 (예: 10 Gbps의 경우 < 2mm). 과도한 스큐는 차동에서 동상 모드로의 변환과 방사 증가를 유발합니다.
P 및 N 트레이스 간의 미러 대칭을 유지합니다. 비대칭 라우팅(예: 한 트레이스가 다른 트레이스보다 더 많은 굴곡을 가짐)은 동상 모드 제거를 저하시키고 크로스토크 감도를 증가시킵니다.
레이어를 변경할 때 인접한 비아(< 25 mil 간격)를 사용하고 두 비아 모두 리턴 경로 접지 비아가 있는지 확인하십시오. 비아 전환에서 불일치는 모드 변환과 크로스토크를 도입합니다.
동상 모드 vs 차동 모드 크로스토크
피해자 페어의 P와 N 간의 반대 간섭. 차동 수신기가 동일한 신호를 거부하기 때문에 덜 우려됩니다.
P와 N 모두에 동일한 간섭. EMI로 이어질 수 있고 차동 수신기에 의해 거부되지 않기 때문에 더 문제가 됩니다.
크로스토크 제어를 위한 스택업 설계
PCB 스택업 구성은 크로스토크 성능에 깊은 영향을 미칩니다. 적절한 스택업 설계는 트레이스 간격을 늘리지 않고도 10-20dB의 크로스토크 개선을 제공할 수 있어 고밀도 고속 설계에서 가장 효과적인 완화 전략 중 하나입니다.
주요 스택업 매개변수
신호 레이어와 인접한 기준 평면 사이의 거리는 크로스토크를 줄이는 데 가장 중요한 요소입니다. 더 얇은 유전체는 기준 평면에 대한 더 강한 결합을 제공하여 트레이스 간 결합을 줄입니다.
- • 더 높은 크로스토크 (공기측 결합)
- • 일반적인 성능: -30 dB
- • 더 쉬운 접근 및 테스트
- • 더 낮은 크로스토크 (이중 기준)
- • 일반적인 성능: -45 dB
- • 더 나은 EMI 성능
최적의 크로스토크 성능을 위해 내부 레이어(스트립라인)에서 중요한 고속 신호를 라우팅합니다. 외부 레이어는 더 느리거나 덜 민감한 신호용으로 예약합니다. 혼합 신호 설계의 경우 아날로그 및 디지털 신호를 다른 레이어로 분리합니다.
스택업 구성 예
- • L1: 신호 (마이크로스트립) - 저속/제어
- • L2/L7: 접지 평면
- • L3/L6: 신호 (스트립라인) - 고속 차동 페어
- • L4/L5: 전원 평면 (분할)
- • L8: 신호 (마이크로스트립) - 저속/리턴
스택업 설계 모범 사례
- •고속 신호 레이어에 얇은 유전체(3-5 mil) 사용 - 크로스토크를 줄이고 임피던스 제어를 개선합니다
- •각 신호 레이어에는 인접한 기준 평면이 있습니다 - 두 개의 신호 레이어를 서로 인접하게 배치하지 마십시오
- •스트립라인 구성에서 대칭 스택업 사용 - 열팽창 균형을 맞추고 뒤틀림을 줄입니다
- •인접한 신호 레이어에 직교 라우팅 적용 (L3 수평, L6 수직) - 레이어 간 크로스토크 최소화
- •레이어 수 대 비용 절충을 고려하십시오 - 더 많은 레이어가 더 나은 성능을 제공하지만 제조 비용이 증가합니다
크로스토크 시뮬레이션 방법 및 도구
정확한 크로스토크 시뮬레이션은 설계를 검증하고 제조 전에 신호 무결성 요구 사항이 충족되는지 확인하는 데 필수적입니다. 최신 시뮬레이션 도구는 설계 주기 초기에 NEXT 및 FEXT 크로스토크를 예측할 수 있어 비용이 많이 드는 재설계를 방지할 수 있습니다.
시뮬레이션 방법
맥스웰 방정식을 기반으로 단위 길이당 커패시턴스 및 인덕턴스 매트릭스를 계산하여 가장 정확한 결과를 제공하지만 계산 집약적입니다.
복잡한 기하학적 구조 및 고주파 효과에 대한 완전한 전자기 분석. >1 GHz 설계 및 비균일 구조에 가장 정확합니다.
추출된 결합 매개변수를 사용한 시간 영역 시뮬레이션으로 드라이버, 수신기 및 종단의 완전한 모델을 포함합니다.
인기 있는 시뮬레이션 도구
- • 3D 전파 EM 시뮬레이션
- • 고정밀 필드 솔버
- • 복잡한 PCB 구조에 이상적
- • 시스템 수준 SI/PI 분석
- • 빠른 2D/2.5D 추출
- • PCB 레이아웃 도구와 통합
- • RF/고속 디지털 시뮬레이션
- • 시간 및 주파수 영역 분석
- • S-파라미터 및 아이 다이어그램 분석
- • 빠른 설계 검증
- • 크로스토크 및 SI 분석
- • 사용하기 쉬운 인터페이스
시뮬레이션 모범 사례
- •레이아웃 동결 전에 문제를 식별하기 위해 설계 주기 초기에 시뮬레이션을 시작하십시오
- •주파수 종속 Dk 및 손실 탄젠트를 포함한 정확한 재료 특성을 사용하십시오
- •정확한 결과를 위해 현실적인 드라이버 및 수신기 모델(IBIS 또는 SPICE)을 포함하십시오
- •최악의 경우 조건에서 시뮬레이션: 가장 빠른 에지 속도, 최대 스큐, 극한 온도
- •특히 중요한 고속 인터페이스의 경우 측정을 통해 시뮬레이션 결과를 검증하십시오
크로스토크 방지 설계 체크리스트
PCB 설계를 완료하기 전에 이 포괄적인 체크리스트를 사용하여 모든 크로스토크 완화 기술이 올바르게 구현되었는지 확인하십시오. 이러한 가이드라인을 따르면 제조 후 신호 무결성 문제의 위험을 최소화할 수 있습니다.
라우팅 및 간격
가드 트레이스 및 차폐
차동 페어 설계
스택업 및 재료
시뮬레이션 및 검증
핵심 요점
- 크로스토크는 용량 및 유도 결합에서 발생하며, 효과적인 완화를 위해 둘 다 해결해야 합니다
- NEXT는 일반적으로 짧은 트레이스에서 지배적이며, FEXT는 포화점까지 길이에 따라 증가합니다
- 3W 규칙은 기준 격리(-30~-40 dB)를 제공합니다; 중요 신호는 4-5W 이상이 필요합니다
- 가드 트레이스는 여러 비아로 적절히 접지되어야 하며, 그렇지 않으면 크로스토크가 증가합니다
- 차동 페어는 페어 내 밀접한 결합으로부터 이점을 얻지만 페어 간 넓은 간격이 필요합니다
- 얇은 유전체와 스트립라인 라우팅을 사용한 PCB 스택업은 고유한 크로스토크 감소를 제공합니다
- 시뮬레이션과 측정은 크로스토크 성능을 검증하고 사양을 충족하는 데 필수적입니다
관련 계산기
크로스토크 제어를 위한 최적의 간격으로 제어된 임피던스 트레이스를 설계하려면 임피던스 계산기를 사용하세요: