애플리케이션고속 디지털
신호 무결성

고속 디지털 설계 가이드

USB, PCIe, 이더넷 및 SerDes 인터페이스 라우팅 기술을 마스터하세요. 재료 선택부터 채널 시뮬레이션까지, 현대적인 신호 무결성 요구사항을 충족하는 PCB 설계 방법을 배우세요.

주요 설계 고려사항

  • 임피던스 제어 (±5-10%)
  • 페어 내 길이 정합
  • 삽입 손실 예산
  • 반사 손실 (임피던스 정합)
  • 크로스토크 격리

일반적인 고속 인터페이스

인터페이스데이터 속도Zdiff손실 민감도권장 재료
USB 2.0480 Mbps90Ω낮음FR-4
USB 3.0/3.15/10 Gbps90Ω중간FR-4 / 중간 손실
USB 3.2/420/40 Gbps85Ω높음낮은 손실
PCIe Gen38 GT/s85Ω중간FR-4 / 중간 손실
PCIe Gen416 GT/s85Ω높음중간 손실 / Megtron
PCIe Gen532 GT/s85Ω중요Megtron 6/7
1GbE1 Gbps100Ω낮음FR-4
10GbE10 Gbps100Ω중간FR-4 / 중간 손실
25GbE25 Gbps100Ω높음Megtron 6
100GbE (4x25G)100 Gbps100Ω높음Megtron 6/7

설계 모범 사례

차동 페어 라우팅

  • • P/N 길이를 5밀 이내로 정합
  • • 전체에 걸쳐 일정한 간격 유지
  • • 결합된 페어로 라우팅, 개별적으로 하지 말 것
  • • 차동 비아 페어 사용

레퍼런스 플레인 무결성

  • • 고속 트레이스 아래 연속 접지
  • • 리턴 경로에 분할 또는 슬롯 없음
  • • 레이어 전환 시 접지 비아
  • • 플레인 경계 교차 방지

비아 최적화

  • • 비아 스텁 최소화 (필요시 백드릴)
  • • 실용적인 최소 비아 크기 사용
  • • 신호 비아 근처에 접지 비아 추가
  • • 모델에서 비아 인덕턴스 고려

자주 묻는 질문

트레이스가 전송선이 되는 시점은?

트레이스의 길이가 신호 파장의 1/10(λ/10)을 초과하거나 전파 지연이 신호 상승 시간에 비해 중요한 경우 트레이스는 전송선으로 작동합니다. 경험 법칙: 상승 시간 < 1ns인 신호의 경우 > 1인치 트레이스를 전송선으로 취급하십시오. 현대 고속 신호의 경우 거의 모든 트레이스가 전송선입니다.

NRZ와 PAM4 중 어떻게 선택합니까?

NRZ(비제로복귀)는 2개 레벨을 사용하며 더 간단하지만 데이터 속도에 따라 나이퀴스트 주파수가 두 배가 됩니다. PAM4는 4개 레벨을 사용하여 나이퀴스트 주파수를 절반으로 줄이지만 더 나은 SNR이 필요합니다. 28 Gbps 이상에서는 NRZ 나이퀴스트 주파수에서의 채널 손실이 과도해지기 때문에 일반적으로 PAM4가 사용됩니다. PAM4는 NRZ보다 9.5 dB 더 나은 SNR이 필요합니다.

크로스토크에 대한 3W 규칙은 무엇입니까?

3W 규칙은 트레이스 간의 엣지 간 간격이 크로스토크를 허용 가능한 수준(~10%)으로 줄이기 위해 트레이스 폭의 최소 3배여야 한다고 규정합니다. 적극적인 크로스토크 목표(<5%)의 경우 4W 이상을 사용하십시오. 이 규칙은 단일 엔드 트레이스에 적용됩니다. 차동 페어에는 자체 결합 요구 사항이 있습니다.