무료 온라인 PCB 임피던스 계산기

빠른 프리셋:

EDA 가져오기

KiCad 또는 Altium에서 가져오기

드롭 또는 클릭

Er = 4.1GNDH: 5W: 5
Scroll to Zoom | Drag to Pan | 100%

매개변수

Ω
mil
mil
mil
분석 및 확인

DFM 검사

폭/간격:4/4mil
공차:±10%
AI 엔지니어
데모
샘플 출력
Design meets IPC Class 2 requirements
Impedance within ±5% of 50Ω target
Trace width compatible with processes
Consider via stitching for transitions
제조성 경고
결과

특성 임피던스

싱글 엔드 모드
Z-se
56.6Ω
+13.1% 목표 대비 (50Ω)
DFM 적합
삽입 손실
@ 1 GHz
0.208
dB/inch
지연
146.8 ps/in
인덕턴스
8.30 nH/in
커패시턴스
2.60 pF/in

엔지니어링 치트시트

일반 프로토콜

USB 2.0
느슨한 허용 오차
90Ω Diff
±15%
USB 3.x
중요한 길이 매칭
90Ω Diff
±10%
PCIe Gen3/4
저손실 재료 필요
85Ω Diff
±10%
DDR4 Data
바이트 레인별 길이 매칭
40-50Ω SE
±5%
Ethernet
자기 결합
100Ω Diff
±15%

재료 선택 가이드

  • 표준 FR-4 (Tg 130-150)

    저비용. <1GHz 디지털에 적합. 높은 손실 탄젠트 (Df ~0.02).

  • 고Tg FR-4 (Tg 170+)

    다층 보드에 신뢰성 있음 (>6L). Isola 370HR.

  • 저손실 / 고속

    10Gbps+에 필요. Megtron 6, Rogers 4350B. 낮은 Df (~0.002).

제조 한계 (DFM)

최소 트레이스/간격 (표준)4/4 mil
최소 트레이스/간격 (고급)3/3 mil
최소 드릴 (기계식)8 mil (0.2mm)
최소 레이저 드릴 (HDI)3-4 mil
종횡비 (비아)8:1 (Std), 10:1 (Adv)
전문가 팁: 임피던스 불연속을 방지하기 위해 트레이스를 플레인 가장자리에서 최소 2H(유전체 높이의 2배) 떨어뜨려 유지하십시오.
엔지니어링 기초

PCB 설계를 위한 임피던스 기초

신호 무결성 엔지니어를 위한 필수 지식입니다. 신뢰할 수 있는 고속 회로를 설계하기 위해 이러한 개념을 마스터하세요.

특성 임피던스 (Z₀)란 무엇인가요?

특성 임피던스는 전송선을 따라 이동하는 파동의 전압과 전류의 비율입니다. 트레이스의 물리적 형상(폭, 두께, 접지면 위 높이)과 PCB 재료의 유전 상수(Dk)에 따라 달라집니다. 무손실 선로의 경우 Z₀ = √(L/C)이며, 여기서 L은 단위 길이당 인덕턴스이고 C는 단위 길이당 커패시턴스입니다.

50Ω
단일 종단 디지털 신호, RF
75Ω
비디오, 케이블 TV, 방송
100Ω
차동 쌍 (USB, HDMI, PCIe)

주요 임피던스 공식

마이크로스트립 임피던스

Z₀ = (87/√(εᵣ+1.41)) × ln(5.98H/(0.8W+T))

외층 트레이스 근사값. W/H > 0.1 및 εᵣ < 16일 때 유효합니다.

εᵣ유전 상수 (Dk)
H접지면까지의 높이
W트레이스 폭
T트레이스 두께

스트립라인 임피던스

Z₀ = (60/√εᵣ) × ln(4H/(0.67π(0.8W+T)))

두 접지면 사이의 내층 트레이스용. 더 나은 EMI 차폐.

εᵣ유전 상수
H총 유전체 높이
W트레이스 폭
T트레이스 두께

전파 지연

tpd = 85 × √(0.475εᵣ + 0.67) ps/in

신호가 1인치를 이동하는 데 걸리는 시간. 타이밍 분석에 중요합니다.

tpd전파 지연
εᵣ유효 유전 상수

차동 임피던스

Zdiff = 2 × Z₀ × (1 - k)

차동 쌍용. k는 트레이스 간 결합 계수입니다.

Zdiff차동 임피던스
Z₀단일 종단 임피던스
k결합 계수 (0-1)

표피 깊이

δ = √(ρ/(π×f×μ))

전류 밀도가 37%로 감소하는 깊이. 고주파 손실에 영향을 미칩니다.

δ표피 깊이
ρ저항률 (구리: 1.68×10⁻⁸ Ω·m)
f주파수 (Hz)

비아 인덕턴스

L = 5.08h[ln(4h/d) + 1] nH

Johnson의 비아 인덕턴스 공식. 전원 무결성에 중요합니다.

h비아 높이 (인치)
d비아 직경 (인치)
L인덕턴스 (nH)

빠른 참조 표

일반 PCB 재료

재료DkDf사용 사례
FR-4 표준4.2-4.50.02범용, <3Gbps
FR-4 High Tg4.2-4.40.018무연, 고온
Isola 370HR4.040.021고신뢰성
Megtron 63.40.002고속, 25Gbps+
Rogers 4350B3.480.0037RF/마이크로파 10GHz까지
Rogers 4003C3.550.0027저비용 RF

표준 임피던스 목표

인터페이스Z₀ (SE)Zdiff비고
DDR4/DDR540Ω80Ω±10% 공차
USB 2.045Ω90Ω±10%
USB 3.x/445Ω85Ω±10%
PCIe Gen3/4/550Ω85Ω±10%
HDMI 2.x50Ω100Ω±10%
Ethernet 1G50Ω100Ω±10%
SATA50Ω100Ω±15%

구리 무게 변환

무게 (oz)두께 (mil)두께 (μm)전류 (A/mm)
0.5 oz0.7 mil17.5 μm~3A
1 oz1.4 mil35 μm~6A
2 oz2.8 mil70 μm~12A
3 oz4.2 mil105 μm~18A

표피 깊이 vs 주파수

주파수표피 깊이영향
100 MHz6.6 μm최소 영향
1 GHz2.1 μm0.5oz에 영향 시작
5 GHz0.93 μm상당한 손실
10 GHz0.66 μm평활 구리 사용
25 GHz0.42 μm중요 - HVLP 필요

마이크로스트립 vs 스트립라인 비교

마이크로스트립

외층 트레이스

  • 더 빠른 전파 (FR-4에서 약 6.4 in/ns)
  • 프로빙 및 디버깅이 더 쉬움
  • 더 낮은 제조 비용
  • 더 높은 EMI 방사
  • 크로스토크에 더 취약

스트립라인

내층 트레이스

  • 탁월한 EMI 차폐
  • 트레이스 간 크로스토크 감소
  • 더 일관된 임피던스
  • 더 느린 전파 (약 5.8 in/ns)
  • 테스트 접근이 더 어려움

임피던스 제어를 위한 전문가 팁

3W 규칙

크로스토크를 최소화하기 위해 트레이스 간격을 ≥3× 트레이스 폭으로 유지. 중요한 신호의 경우 5W 사용.

리턴 경로

고속 트레이스 아래에 항상 연속적인 접지면을 확보. 분할 및 슬롯 피하기.

길이 매칭

DDR의 경우 데이터 라인을 ±10mil 이내로 매칭. 더 짧은 트레이스에 사행 라우팅 사용.

비아 스텁

>10Gbps 신호를 위한 비아 백드릴. 스텁은 λ/4 주파수에서 반사를 유발.

엔지니어링 인텔리전스

엔지니어들이 ImpedanceCalculator를 신뢰하는 이유

AI와 결합된 고충실도 물리 엔진으로 신호 무결성 문제를 몇 초 안에 해결.

실시간 정밀 물리학

IPC-2141 준수 솔버가 임피던스, 인덕턴스 및 커패시턴스에 대한 즉각적인 피드백 제공.

  • 즉각적인 피드백
  • IPC-2141 준수
  • 마이크로스트립 및 스트립라인
100 Ω
Real-time Calculation
NarrowWide

AI 기반 분석

통합 AI가 제조 위험 및 물리적 한계를 감지하기 위해 기하학을 분석.

  • 산성 트랩 감지
  • 높은 손실 경고
  • 스택업 최적화
AI Detection
Acid Trap Risk
AI Detection
Impedance OK

주파수 의존 손실

신호 무결성을 위해 목표 주파수 범위에서 삽입 손실 계산.

  • 유전 손실 (Df)
  • 표피 효과 손실
  • 거칠기 모델링
Insertion Loss (dB/in)
FR-4Rogers
1 GHz10 GHz20 GHz
10k+
일일 계산
99.9%
정확도
500+
재료
IPC-2141
준수

자주 묻는 질문

왜 50Ω이 표준 임피던스인가요?
50Ω은 동축 케이블의 고출력 처리 능력(30Ω)과 최저 신호 감쇠(77Ω) 사이의 역사적 타협점입니다. 전력 전송 효율과 실용적인 제조 공차의 균형을 맞추기 때문에 RF 및 고속 디지털 인터페이스의 표준이 되었습니다.
Dk(유전 상수)와 Df(손실 탄젠트)의 차이점은 무엇인가요?
Dk affects impedance and signal velocity - higher Dk means narrower traces for 50Ω and slower signals. Df determines dielectric loss at high frequencies. For signals above 5Gbps, choose materials with Df < 0.01 (like Megtron 6) instead of standard FR-4 (Df ≈ 0.02).
'표피 효과'가 내 설계에 어떤 영향을 미치나요?
At high frequencies (>1GHz), current flows mainly on the conductor surface. At 10GHz, skin depth is only 0.66μm in copper. This increases AC resistance and loss. Use smooth (HVLP) copper and consider wider traces for high-frequency designs.
어떤 임피던스 허용 오차를 지정해야 하나요?
Standard tolerance is ±10% for most digital signals. For critical RF applications, ±5% may be required but increases cost. Always consider that impedance varies with temperature (approximately +0.1%/°C for FR-4) and manufacturing process variations.
비아가 신호 무결성에 어떤 영향을 미치나요?
Vias add inductance (typically 0.5-1.5nH) and capacitance, causing impedance discontinuity. For high-speed signals: use smaller drill sizes (8-10mil), back-drill stubs, add ground vias nearby, and minimize via count in critical paths.
차동 신호를 언제 사용해야 하나요?
Use differential pairs for: high-speed serial links (>1Gbps), long traces (>6 inches), noisy environments, or when crossing between boards. Benefits include better noise immunity, lower EMI, and the ability to use lower voltage swings.

설계를 시작할 준비가 되셨나요?

Start calculating impedance now with our free online tool. Export fabrication-ready reports instantly.