从 KiCad 或 Altium 导入叠层
拖放或点击导入
低成本。适用于 <1GHz 数字电路。高损耗角正切 (Df ~0.02)。
可靠适用于多层板 (>6L)。Isola 370HR。
10Gbps+ 必需。Megtron 6, Rogers 4350B。低 Df (~0.002)。
信号完整性工程师的必备知识。掌握这些概念以设计可靠的高速电路。
特性阻抗是沿传输线传播的波的电压与电流之比。它取决于走线的物理几何形状（宽度、厚度、距离地平面的高度）和 PCB 材料的介电常数 (Dk)。对于无损线路，Z₀ = √(L/C)，其中 L 是单位长度电感，C 是单位长度电容。
外层走线的近似值。在 W/H > 0.1 且 εᵣ < 16 时有效。
εᵣ介电常数 (Dk)H到地平面的高度W走线宽度T走线厚度用于两个地平面之间的内层走线。更好的 EMI 屏蔽。
εᵣ介电常数H总介电层高度W走线宽度T走线厚度信号传播一英寸所需的时间。对时序分析至关重要。
tpd传播延迟εᵣ有效介电常数用于差分对。k 是走线之间的耦合系数。
Zdiff差分阻抗Z₀单端阻抗k耦合系数 (0-1)电流密度降至 37% 的深度。影响高频损耗。
δ趋肤深度ρ电阻率 (铜: 1.68×10⁻⁸ Ω·m)f频率 (Hz)Johnson 过孔电感公式。对电源完整性至关重要。
h过孔高度 (英寸)d过孔直径 (英寸)L电感 (nH)| 材料 | Dk | Df | 应用场景 |
|---|---|---|---|
| FR-4 标准 | 4.2-4.5 | 0.02 | 通用, <3Gbps |
| FR-4 高 Tg | 4.2-4.4 | 0.018 | 无铅, 高温 |
| Isola 370HR | 4.04 | 0.021 | 高可靠性 |
| Megtron 6 | 3.4 | 0.002 | 高速, 25Gbps+ |
| Rogers 4350B | 3.48 | 0.0037 | RF/微波至 10GHz |
| Rogers 4003C | 3.55 | 0.0027 | 低成本 RF |
| 接口 | Z₀ (单端) | Zdiff | 备注 |
|---|---|---|---|
| DDR4/DDR5 | 40Ω | 80Ω | ±10% 容差 |
| USB 2.0 | 45Ω | 90Ω | ±10% |
| USB 3.x/4 | 45Ω | 85Ω | ±10% |
| PCIe Gen3/4/5 | 50Ω | 85Ω | ±10% |
| HDMI 2.x | 50Ω | 100Ω | ±10% |
| Ethernet 1G | 50Ω | 100Ω | ±10% |
| SATA | 50Ω | 100Ω | ±15% |
| 重量 (oz) | 厚度 (mil) | 厚度 (μm) | 电流 (A/mm) |
|---|---|---|---|
| 0.5 oz | 0.7 mil | 17.5 μm | ~3A |
| 1 oz | 1.4 mil | 35 μm | ~6A |
| 2 oz | 2.8 mil | 70 μm | ~12A |
| 3 oz | 4.2 mil | 105 μm | ~18A |
| 频率 | 趋肤深度 | 影响 |
|---|---|---|
| 100 MHz | 6.6 μm | 影响最小 |
| 1 GHz | 2.1 μm | 开始影响 0.5oz |
| 5 GHz | 0.93 μm | 明显损耗 |
| 10 GHz | 0.66 μm | 使用光滑铜箔 |
| 25 GHz | 0.42 μm | 关键 - 需要 HVLP |
外层走线
内层走线
保持走线间距 ≥3× 走线宽度以减少串扰。对于关键信号，使用 5W。
始终确保高速走线下方有连续的地平面。避免分割和开槽。
对于 DDR，数据线匹配在 ±10mil 以内。在较短走线上使用蛇形走线。
对于 >10Gbps 信号进行过孔背钻。残桩会在 λ/4 频率处产生反射。
高保真物理引擎结合 AI，在几秒钟内解决信号完整性问题。
符合 IPC-2141 的求解器可即时反馈阻抗、电感和电容。
集成 AI 分析几何形状，检测制造风险和物理限制。
计算目标频率范围内的插入损耗，确保信号完整性。