表皮効果とは？
表皮効果は基本的な電磁現象であり、交流電流（AC）は導体の断面全体に均一に流れるのではなく、主に導体の外表面近くを流れる傾向があります。高周波では、導体の「表皮」におけるこの電流の集中により、使用可能な導体面積が効果的に減少し、DC抵抗と比較してAC抵抗が劇的に増加します。
重要な洞察
DC（0 Hz）では、電流は導体の断面全体に均一に分布します。周波数が増加すると、電磁誘導により電流は表面に集中します。これは材料の欠陥や製造上の問題ではありません - すべての導体に影響を与える物理学の基本法則です。
PCIe Gen4/5（8-32 GT/s、25+ GHzまでの高調波あり）や100Gイーサネット（56 Gbaud PAM4）のような最新の高速デジタルインターフェースでは、表皮効果は導体損失の主な原因であり、トレースジオメトリ、銅の品質、材料の選択を通じて慎重に管理する必要があります。
表皮効果がPCB設計にとって重要な理由
- 挿入損失の増加: 10 GHzでは、PCBトレースはDCの10-20倍の抵抗を持つ可能性があり、信号振幅を直接減衰させます
- 周波数依存動作: 損失は√周波数で増加し、高速信号の高周波成分が低周波より多くの減衰を受けます
- アイダイアグラムクローズ: 過度な損失はアイの高さと幅を減少させ、ビットエラー率（BER）を増加させます
- リンクバジェット枯渇: 高速プロトコルには厳格な挿入損失バジェットがあります（例：PCIe Gen5はナイキスト周波数で約28 dBを許可）
表皮効果を理解することで、トレース幅、銅の重量、表面仕上げ、材料選択について情報に基づいた決定を行い、損失を最小化し、信号整合性の要件を満たすことができます。
物理学と電磁気原理
表皮効果を適切に設計するには、基礎となる物理学を理解することが役立ちます。表皮効果は電磁誘導とファラデーの法則から生じます。
メカニズム
- 1交流電流が時変磁界を生成: ACが導体を流れると、電流と同じ周波数で振動する磁界が発生します（アンペールの法則：∇×H = J）。
- 2磁界が渦電流を誘導: この時変磁界は導体を貫通し、その内部に循環渦電流を誘導します（ファラデーの法則：∇×E = -∂B/∂t）。
- 3渦電流が主電流に反対: レンツの法則により、誘導渦電流は元の磁界の変化に反対する独自の磁界を生成します。渦電流は導体の中心にある主電流に反対する方向に流れます。
- 4電流が表面に集中: 反対は中心で最も強く、表面で最も弱くなります。これにより、電流密度は導体表面で最高になり、中心に向かって指数関数的に減衰します。
数学的記述
表面からの深さxに対する電流密度Jは指数関数的減衰に従います：
// 電流密度vs深さ
J(x) = J₀ · e^(-x/δ)
ここで:
J₀ = 表面電流密度
x = 表面からの深さ
δ = 表皮深さ（JがJ₀の37%に低下する深さ）
実際的意味
全電流の約63%が表面から1表皮深さ以内を流れます。86%が2表皮深さ以内、95%が3表皮深さ以内を流れます。3-4表皮深さを超えると、電流は無視できます。
これは、銅の厚さが約3-4×表皮深さを超えると、その周波数でのAC抵抗にはほとんど利点がないことを意味します。超厚銅（4オンス、6オンス）が高速信号に役立たない理由です - DC電流容量にのみ役立ちます。
表皮深さの公式と計算
表皮深さ（δ）は、電流密度が表面での値の1/e（約37%）まで減少する導体表面からの距離です。交流電流がどれだけ深く浸透するかを定量化します。
一般式
// Skin depth general formula
δ = √(ρ / (π · f · μ))
Where:
δ = skin depth (meters)
ρ = resistivity of conductor (Ω·m)
f = frequency (Hz)
μ = permeability (H/m) = μᵣ · μ₀
μ₀ = 4π × 10⁻⁷ H/m (permeability of free space)
銅の簡略化された式
ρ = 1.68×10⁻⁸ Ω·m、μᵣ = 1（非磁性）の20°Cの銅の場合、式は次のように簡略化されます：
メートル単位
δ(mm) = 66 / √f(MHz)
or
δ(μm) = 66000 / √f(MHz)
ヤード・ポンド法単位
δ(mil) = 2600 / √f(MHz)
or
δ(mil) = 82.2 / √f(GHz)
計算例
Example 1: 1 GHz (PCIe Gen3, 10G Ethernet)
f = 1 GHz = 1000 MHz
δ = 66 / √1000 = 66 / 31.62 = 2.09 μm (0.082 mil)
This is only 6% of 1 oz copper thickness (35 μm)
Example 2: 10 GHz (PCIe Gen5, 25G SerDes)
f = 10 GHz = 10000 MHz
δ = 66 / √10000 = 66 / 100 = 0.66 μm (0.026 mil)
This is only 2% of 1 oz copper - most copper is unused!
Example 3: 28 GHz (56G PAM4, 5G mmWave)
f = 28 GHz = 28000 MHz
δ = 66 / √28000 = 66 / 167.3 = 0.39 μm (0.015 mil)
Comparable to copper grain size - extreme regime!
温度効果
銅の抵抗率は温度とともに増加し（~0.4%/°C）、表皮深さがわずかに増加します。ただし、この効果は周波数変化と比較して小さいです。一般的な動作温度（0-85°C）でのほとんどのPCB作業では、20°Cの値を使用すれば十分です。極端な環境（>100°C）の場合は、次を使用します：
異なる周波数での表皮効果
この包括的な表は、表皮深さが周波数によってどのように変化し、PCBトレース設計への実際的な影響を示しています。参考：1オンス銅 = 35 μm（1.4 mil）完成厚さ。
| 周波数 | 表皮深さ | vs 1オンス銅 | 影響 | 典型的用途 |
|---|---|---|---|---|
| 100 kHz | 0.21 mm (8.3 mil) | 1オンス銅の600% | 無視できる - DC抵抗が支配的 | オーディオ、電力スイッチング |
| 1 MHz | 66 μm (2.6 mil) | 1オンス銅の189% | PCBトレースでは無視できる | パワーエレクトロニクス、EMI |
| 10 MHz | 21 μm (0.83 mil) | 1オンス銅の60% | 影響開始 - ~1.5× DC R | 高速パラレルバス |
| 100 MHz | 6.6 μm (0.26 mil) | 1オンス銅の19% | 顕著 - ~3× DC R | ファストイーサネット、USB 2.0 |
| 1 GHz | 2.1 μm (0.08 mil) | 1オンス銅の6% | 損失を支配 - ~10× DC R | PCIe Gen3、10Gイーサネット |
| 10 GHz | 0.66 μm (0.026 mil) | 1オンス銅の2% | 重要 + 粗さ効果 | PCIe Gen4/5、25G+ SerDes |
| 28 GHz | 0.39 μm (0.015 mil) | 1オンス銅の1.1% | 極端 - VLP銅が必要 | 56G PAM4、5Gミリ波 |
重要ポイント: √f関係
表皮深さは周波数の平方根に反比例することに注意してください。これは次のことを意味します：
- • 周波数を2倍にすると表皮深さが約29%減少します（係数√2 = 1.41）
- • 10倍の周波数で表皮深さが約68%減少します（係数√10 = 3.16）
- • 1 GHzから10 GHzに移行すると、表皮深さは2.1 μmから0.66 μmに減少します
AC抵抗は導電面積に反比例し（表皮深さとともに縮小）、抵抗は√fで増加します。これが、dBスケールでは導体損失が周波数とほぼ線形に増加する理由です。
PCBトレース抵抗への影響
表皮深さが周波数とともに減少すると、PCBトレースの有効抵抗は劇的に増加します。これは高速伝送線路における導体損失の主要なメカニズムです。
AC抵抗 vs DC抵抗
矩形トレース（典型的なPCBマイクロストリップまたはストリップライン）の場合、DC抵抗は：
// DC resistance
R_DC = ρ · L / (W · T)
Where:
ρ = resistivity (1.68×10⁻⁸ Ω·m for copper)
L = trace length (m)
W = trace width (m)
T = trace thickness (m)
表皮効果が支配的な高周波では、有効厚さは表皮深さによって制限されます：
// AC resistance (simplified, rectangular trace)
R_AC ≈ ρ · L / (W · δ) for T >> δ
Resistance ratio:
R_AC / R_DC ≈ T / δ (when T > 3δ)
実践例：10 GHzの50Ωマイクロストリップ
シナリオ:
- • トレース：5 mil幅、1オンス銅（1.4 mil厚）、2インチ長
- • 基板：FR-4、εᵣ = 4.3、h = 8 mil
- • 周波数：10 GHz、表皮深さ = 0.66 μm = 0.026 mil
DC抵抗:
R_DC = 1.68×10⁻⁸ × 0.0508 / (0.000127 × 0.0000356) = 0.19 Ω
10 GHzでのAC抵抗:
δ = 0.66 μm, T/δ = 35 μm / 0.66 μm = 53
R_AC ≈ 53 × R_DC = 10 Ω
結果: 10 GHzでは、このトレースはDCの約53倍の抵抗を持ちます！2インチのトレースでは、これは10Ωの抵抗です。1V信号を運ぶ50Ω伝送線路では、電圧降下は顕著です。
挿入損失の計算
単位長さあたりの導体損失（dB）は一般的に次のように表されます：
// Conductor loss (dB/inch)
Loss = 0.433 × R_AC / Z₀
Where:
R_AC = AC resistance per unit length (Ω/inch)
Z₀ = characteristic impedance (typically 50Ω or 100Ω diff)
0.433 = conversion factor (ln(10)/20)
上記の例（2インチで10Ω = 5 Ω/インチ）の場合：
Loss = 0.433 × 5 / 50 = 0.043 dB/インチ
10インチの場合：10 GHzで0.43 dBの総導体損失
なぜこれが重要か
高速プロトコルには厳格な損失バジェットがあります。例えば：
- • PCIe Gen5 (32 GT/s): 16 GHzで最大約28 dBの挿入損失（ナイキスト）
- • USB4 (40 Gbps): 20 GHzで最大約20 dB
- • 100G イーサネット (56 Gbaud PAM4): 28 GHzで最大約30 dB
長いトレース、コネクタ、ビア、その他の不連続性がある場合、0.1 dBごとが重要です。適切な設計を通じて導体損失を最小化することが不可欠です。
よくある質問
表皮効果とは何で、なぜ発生するのですか？
表皮効果は、交流電流（AC）が導体の断面全体に均一に流れるのではなく、主に導体の表面近くに流れる傾向です。これは電磁誘導によって発生します：変化する電流は磁場を生成し、導体内に渦電流を誘導します。これらの渦電流は中心で主電流に反対し、表面でそれを強化し、電流を端に押しやります。周波数が高いほど、この効果は強くなります。これにより使用可能な導体面積が効果的に減少し、DC抵抗と比較してAC抵抗が増加します。
銅の表皮深さはどのように計算しますか？
銅の表皮深さ（δ）は次の式で計算されます：δ = √(ρ / πfμ)、ここでρは抵抗率（銅の場合1.68×10⁻⁸ Ω·m）、fは周波数（Hz）、μは透磁率（銅の場合μ₀ = 4π×10⁻⁷ H/m）です。20°Cの銅の簡略化された式は：δ(mm) ≈ 66 / √f(MHz)です。例えば、1 GHzで：δ = 66/√1000 ≈ 2.1 μm。10 GHzで：δ ≈ 0.66 μm。これは電流密度が表面値の37%（1/e）に低下する深さです。
表皮効果はPCB設計にいつ重要になりますか？
表皮効果は10 MHz以上で顕著になり、100 MHz以上で重要になります。1オンス銅（35 μm厚）の場合、表皮深さは約9 MHzで銅の厚さに等しくなります。この周波数を超えると、銅の厚さを増やしてもAC抵抗は減少しません。1 GHzでは、表皮深さはわずか2.1 μm - 1オンス銅厚の6%のみ - であるため、AC抵抗はDC抵抗の約10倍です。高速デジタル（>1 Gbps）の場合、表皮効果は導体損失の主な原因であり、トレース幅の最適化と銅表面品質によって慎重に管理する必要があります。
なぜ銅表面粗さが高周波で重要なのですか？
表皮深さが銅表面粗さ（Rz）のスケールに近づくと、電流は滑らかな経路ではなく、粗い表面プロファイルに沿ってより長い経路を移動しなければなりません。標準電着（ED）銅は、接着用の歯状プロファイルを持つ8-12 μmのRzを持っています。表皮深さが0.66 μmの10 GHzでは、この粗さにより有効経路長が20-40%増加し、損失が直接増加します。Hammerstad-Bekkadalモデルはこれを定量化します：損失は[1 + (2/π)arctan(1.4(Rz/δ)²)]の係数で増加します。Rz <2 μmの超ローププロファイル（VLP）銅は、10+ GHzで標準銅と比較して20-30%の損失を削減できます。
導体損失と誘電損失の違いは何ですか？
導体損失（表皮効果抵抗）は銅の有限導電率によって引き起こされ、表皮効果により√周波数で増加します。誘電損失は絶縁材料（PCB基板）のエネルギー吸収によって引き起こされ、周波数と線形に増加します。低周波（<1 GHz）では、導体損失が支配的です。非常に高い周波数（>10 GHz）では、両方が大きく寄与します。交差点は材料に依存します：標準FR-4は高い誘電損失を持つため、導体損失は約5 GHzまで支配的です。Megtron 6のような低損失材料は誘電損失が低いため、導体損失はより高い周波数で支配的です。総損失は両方の合計です。
より厚い銅は高周波で役立ちますか？
より厚い銅はDCおよび低周波AC電流容量と電圧降下に大きく役立ちます。ただし、高周波信号（>100 MHz）の場合、銅の厚さが表皮深さの約3倍を超えると、さらなる厚さはAC抵抗にほとんど利益をもたらしません。1 GHzでは、3δ = 6.3 μm - 0.5オンス銅（17.5 μm）よりもはるかに少ないです。高周波での厚い銅の利点は、主に増加したトレース幅（電流のためのより多い周囲）から来ており、厚さからではありません。高速信号には0.5-1オンス銅を使用してください。DC電流容量が重要な電源/グランドプレーンには2オンス以上のみを使用してください。
PCBに低粗さ銅を指定するにはどうすればよいですか？
PCB製造ノートとスタックアップ仕様に銅粗さ要件を含めます。>10 Gbpsの信号の場合、「信号層にローププロファイル（LP）またはVLP銅、Rz <3 μm最大」と指定します。>25 Gbpsの場合、「VLP銅、Rz <2 μm」と指定します。標準EDフォイルの代わりにRTF（逆処理フォイル）を要求します。すべての製造業者がVLP銅を提供しているわけではなく、コストが10-30%増加します。設計を最終決定する前に製造能力を確認してください。Megtron 6/7のようなプレミアム材料は、標準でより滑らかな銅が付属していることがよくあります。製造されたボードの粗さを検証するために、常に断面分析を要求してください。
HammerstadとHuray粗さモデルとは何ですか？
これらは、銅の粗さが高周波損失をどのように増加させるかを予測する数学モデルです。Hammerstad-Bekkadalモデル（1986）はより単純で、粗さパラメータRz（ピーク-バレー高さ）を使用します：損失乗数 = 1 + (2/π) × arctan[1.4 × (Rz/δ)²]。Hurayモデル（2010）はより正確で、粗さを表面上の球形結節としてモデル化します。より詳細な粗さ特性評価が必要ですが、非常に高い周波数での損失をよりよく予測します。ほとんどのPCB設計ツールは簡単のためHammerstadを使用します。>25 GHzの設計については、製造業者からの粗さデータでHurayモデルを検討してください。