インピーダンスマッチングとは何か、なぜ重要なのか
インピーダンスマッチングは、電気ネットワークを設計する実践で、ソース、 伝送線路、および負荷のインピーダンスを等しく（または適切に終端）し、電力転送を最大化し信号反射を最小化します。 インピーダンスが不一致の場合、信号の一部がソースに向かって反射し、以下を引き起こします：
- 信号反射： 信号品質を低下させるリンギング、オーバーシュート、およびアンダーシュート
- ノイズマージンの低下： システムをノイズやエラーに対してより影響を受けやすくします
- EMI放射： 制御されていない反射が電磁干渉を放射します
- タイミングエラー： 反射により誤トリガーとタイミング違反が発生します
重要なポイント
トレース長が約λ/10（波長の10分の1）を超える周波数では、PCBトレースは単純な配線ではなく伝送線路として扱う必要があります。典型的なFR-4ボードでは、この臨界長は500 MHzで約6.35 cm、1 GHzで約2.54 cm、5 GHzではわずか0.64 cmです。PCIe Gen4（16 GT/s）やUSB4（40 Gbps）などの最新のインターフェースには、注意深いインピーダンス制御と終端が必要です。
終端戦略
終端は伝送線路の端で信号エネルギーを吸収し、反射を防ぎます。異なる終端方式は、消費電力、トポロジー、および信号特性に基づいて、さまざまなアプリケーションに最適化されています。
シリーズ終端（ソース）
ドライバ/ソース側利点
- 低消費電力
- シンプルな単一抵抗
- DC負荷なし
- ポイントツーポイントに最適
欠点
- マルチドロップには不適
- スタブポイントで半電圧
- 低インピーダンスドライバが必要
最適な用途
クロック信号、アドレス/データバス、シングルエンドポイントツーポイント
パラレル終端（負荷）
受信機/負荷側利点
- マルチドロップに対応
- 全域でフル信号振幅
- 実装が簡単
欠点
- 高DC電流
- 消費電力増加
- ドライバへの静的負荷
最適な用途
マルチドロップバス、バックプレーン、低速クロック配信
テブナン終端
負荷側利点
- Z_0に正確に一致
- マルチドロップに対応
- ロジック閾値にバイアス
欠点
- 最も高い消費電力
- 2つの抵抗が必要
- DC電流が流れる
最適な用途
レガシーバス、TTL/CMOSインターフェース、精密マッチング
AC終端
負荷側利点
- DC消費電力なし
- 静的信号に適する
- コンデンサがDCを遮断
欠点
- 高周波ACには不適
- コンデンサの選択に注意が必要
- 応答時間が制限される
最適な用途
アドレスライン、制御信号、静的または低速変化信号
オンダイ終端（ODT）
IC内部利点
- 外部部品不要
- 設定可能なインピーダンス
- 省スペース
- 動的制御
欠点
- 対応ICに限定
- 熱制約
- 固定オプションのみ
最適な用途
DDRメモリ、最新CPU、高速SerDes
インターフェース固有の要件
異なる高速インターフェースには、それぞれの規格で定義された特定のインピーダンスと終端要件があります。以下は包括的なリファレンスです：
| インターフェース | 速度 | インピーダンス | 終端 | 備考 |
|---|---|---|---|---|
| USB 2.0 | 480 Mbps | 90Ω差動 | 内部45Ωから3.3V（トランシーバ内） | データライン上のシリーズ終端 |
| USB 3.x/4 | 5-40 Gbps | 85-95Ω差動 | 内部45-50Ω | ACカップリングキャパシタが必要、厳格な長さマッチング |
| PCIe Gen3 | 8 GT/s | 85Ω差動±15% | 内部50Ω差動 | ACカップリング、ビアバックドリル、長さマッチング±5 mil |
| PCIe Gen4/5 | 16-32 GT/s | 85Ω差動±10% | 内部ODT | 低損失材料、バックドリル必須、スキュー<1 ps |
| DDR4 | 3200 MT/s | 40Ωシングルエンド | ODT 40-120Ωプログラマブル | フライバイトポロジー、DRAMとコントローラでオンダイ終端 |
| DDR5 | 6400 MT/s | 40Ωシングルエンド | ランク毎の制御付きODT | ポイントツーポイントトポロジー、判定帰還等化 |
| 1Gイーサネット（SGMII） | 1.25 Gbps | 100Ω差動 | 内部（PHY） | ACカップリング、100Ω差動ペア |
| 10G/25Gイーサネット | 10-25 Gbps | 85-100Ω差動 | 内部各側50Ω | >10Gでバックドリル、低損失PCB材料 |
よくある質問
インピーダンスマッチングとは何ですか、なぜ重要ですか？
インピーダンスマッチングは、ソースインピーダンス、伝送線路インピーダンス（Z_0）、および負荷インピーダンスが等しいか、適切に終端されることを保証します。インピーダンスが一致すると、ソースから負荷への最大電力転送が行われ、信号反射が最小化されます。不一致により、リンギング、オーバーシュート、EMI、およびノイズマージンの低下を引き起こす反射が発生します。高速デジタル（>100 MHz）では、反射がアイダイアグラムの品質を低下させ、ビットエラーレートを増加させます。
ソース終端とロード終端の違いは何ですか？
ソース終端は、ドライバに直列抵抗を配置し、負荷から戻る反射を吸収する分圧器を形成します。信号は伝搬中は半振幅ですが、負荷では全振幅に達します。ロード終端は、受信機にライン インピーダンスに一致する抵抗を配置し、入射波を吸収します。ソース終端は消費電力が少なくポイントツーポイントに適しており、ロード終端はマルチドロップバスに適していますが、DC電力を消費します。
シリーズ終端とパラレル終端をいつ使用すべきですか？
1つのドライバと1つの受信機を持つポイントツーポイント信号（例：クロックライン、SPI、中速I2C）には、シリーズ（ソース）終端を使用します。最小電力を使用し、DC電流はありません。複数の受信機がラインに接続されるマルチドロップトポロジー（例：アドレスバス、マルチドロップLVDS）には、パラレル（ロード）終端を使用します。パラレル終端は全域でフル信号振幅を提供しますが、連続電流を引き出します。DDRおよび最新の高速インターフェースには、両方の利点を組み合わせたオンダイ終端（ODT）を使用します。
VSWRとは何ですか、どの値が許容されますか？
VSWR（電圧定在波比）は、伝送線路に沿った最大電圧と最小電圧の比としてインピーダンス不整合を測定します。VSWR = (1 + |Γ|) / (1 - |Γ|)、ここでΓは反射係数です。VSWR = 1:1は完璧です（反射なし）。VSWR < 1.5:1（リターンロス> 14 dB）は、ほとんどのアプリケーションで許容されます。VSWR < 1.2:1（RL > 20 dB）は優れています。電力増幅器の場合、VSWR > 2:1は出力段を損傷する可能性があります。