ホーム事例イーサネット設計
設計例

イーサネットPCB設計ガイド

信頼性の高い1G、10G、25Gイーサネットインターフェースを設計します。PHYレイアウト、マグネティクス配置、高速ネットワーク用差動ペアルーティングを学びます。

イーサネット設計チェックリスト

  • 100Ω差動インピーダンス(±10%)
  • RJ45近くにマグネティクス(<25mm)
  • EMI用Bob Smithターミネーション
  • ライン側ESD保護
  • 50ミル以内のペア長マッチング

イーサネット規格

規格速度ペア数インピーダンス周波数ケーブル
100BASE-TX100 Mbps2100Ω diff31.25 MHzCat5
1000BASE-T1 Gbps4100Ω diff62.5 MHzCat5e
2.5GBASE-T2.5 Gbps4100Ω diff100 MHzCat5e
5GBASE-T5 Gbps4100Ω diff200 MHzCat6
10GBASE-T10 Gbps4100Ω diff400 MHzCat6a
25GBASE-T25 Gbps4100Ω diff1 GHzCat8

イーサネットレイアウトガイドライン

PHY配置

  • • MACとコネクタの間にPHYを配置
  • • マグネティクスへの短いMDIトレース
  • • アナログとデジタル電源を分離
  • • PHYベンダーのレイアウトガイドラインに従う

マグネティクスとコネクタ

  • • 可能であれば統合magjackを使用
  • • 1:1または1:2.5センタータップトランス
  • • EMI用コモンモードチョーク
  • • シャーシグランドへのRJ45シールド

差動ペア

  • • 100Ω差動、50Ωシングルエンド
  • • ペアを密結合に保つ
  • • 各ペア内の長さを一致
  • • 他の高速信号との交差を避ける

速度別設計のヒント

1Gイーサネット(1000BASE-T)

  • 標準FR-4で十分
  • すべて4ペアがTX/RXに同時使用
  • Auto-MDIXがクロスオーバーを処理
  • PHY内のエコーキャンセルがクロストークを補償

10G+イーサネット

  • 低損失PCB材料を検討
  • 10GBASE-T用PAM-16エンコーディング
  • コネクタでのリターンロスを最小化
  • より高い消費電力 - サーマル設計

FAQ

イーサネットマグネティクスをどこに配置すべきですか?

マグネティクスはRJ45コネクタのできるだけ近く - 通常25mm以内に配置します。これにより、ライン側(ESDにさらされる)のトレース長が最小化され、EMI抑制が最大化されます。多くの設計では、RJ45とマグネティクスを1つのモジュールに統合したmagjackコネクタを使用します。

イーサネットのインピーダンス要件は何ですか?

イーサネットは、100Mbpsから25Gbpsまでのすべての速度で100Ω±10%差動インピーダンスを使用します。MDIインターフェース(PHYからマグネティクス)とケーブルの両方で100Ωが必要です。密結合差動ペアを使用し、コネクタとビアを通して一貫したインピーダンスを維持します。

10GBASE-T信号をどのようにルーティングしますか?

10GBASE-TはPAM-16エンコーディングで4ペアすべてを使用します。100Ωインピーダンスでペアを密結合に保ちます。50ミル以内でペア長を一致させます。PHYからマグネティクスへ最小限のビアで直接ルーティングします。ソリッドグランドリファレンスを使用し、長いトレースには低損失材料を検討します。