はじめに：USB SuperSpeed設計の課題
USBは単純な12 Mbpsインターフェースから、20+ Gbps以上に達する高速シリアルプロトコルへと進化しました。USB 3.x SuperSpeedインターフェースは厳格なインピーダンス要件を持つ差動信号を使用するため、PCBレイアウトが信頼性の高い動作に不可欠です。
USB速度の進化
このガイドでは、SuperSpeed（USB 3.x）レイアウト要件に焦点を当てながら、すべてのUSB 3.x設計で共存する必要がある従来のUSB 2.0信号についても説明します。両方を理解することは、適合性と相互運用性に不可欠です。
USB規格の概要
USBの命名規則は混乱を招いており、複数回のリブランディングが行われてきました。現在の命名を理解することで、仕様の混乱を避けることができます。
USB仕様の概要
| マーケティング名 | 技術名 | 速度 | レーン数 |
|---|---|---|---|
| USB 5Gbps | USB 3.2 Gen 1 | 5 Gbps | 1 |
| USB 10Gbps | USB 3.2 Gen 2 | 10 Gbps | 1 |
| USB 20Gbps | USB 3.2 Gen 2x2 | 20 Gbps | 2 |
| USB 40Gbps | USB4 Gen 3x2 | 40 Gbps | 2 |
| USB 80Gbps | USB4 Gen 4 | 80 Gbps | 2 |
USB Type-Cの考慮事項
- Type-Cはリバーシブル — 両方向で正しく動作する必要があります
- CCピンがケーブルの向きとモードを決定します
- USB4とThunderbolt 3/4にはType-Cコネクタが必要です
- 代替モード（DisplayPort、Thunderbolt）は同じ信号を使用します
インピーダンス制御要件
USB SuperSpeedは、シングルエンドインピーダンスと差動インピーダンスの両方について正確なインピーダンス制御を必要とします。インピーダンス許容値は厳しく、信号経路全体で維持する必要があります。
USBインピーダンス仕様
SuperSpeed (USB 3.x)
- • 差動：90Ω ±7%（85-95Ω）
- • シングルエンド：45Ω ±10%
- • ペア内スキュー：<15 ps
- • 最大挿入損失：8 dB @ 2.5 GHz
USB 2.0
- • 差動：90Ω ±15%
- • シングルエンド：45Ω
- • SuperSpeedほど重要ではない
- • 制御されたインピーダンスが必要
USB信号アーキテクチャ
USB信号アーキテクチャを理解することは、正しいPCBレイアウトに不可欠です。USB 3.xは、同じコネクタ内で従来のUSB 2.0信号とSuperSpeed差動ペアの両方を使用します。
USB 3.x信号グループ
USB 2.0レガシー信号
- • D+/D-: 480 Mbps高速信号、90Ω差動
- • 下位互換性とUSB 2.0デバイスに使用
- • SuperSpeed信号と共存
SuperSpeed TX/RXペア（USB 3.x）
- • SSTX+/SSTX-: SuperSpeed送信差動ペア
- • SSRX+/SSRX-: SuperSpeed受信差動ペア
- • 各ペア：90Ω ±7%差動インピーダンス
- • 全二重通信（同時にTXとRX）
信号分離の重要性
USB 2.0とUSB 3.x SuperSpeed信号は、クロストークを防ぐために分離する必要があります。SuperSpeed TXとRXペアも分離する必要があります。グランドプレーン分離と十分な間隔を使用して、信号完全性を維持します。
差動ペアルーティングガイドライン
正しい差動ペアルーティングは、USB SuperSpeed信号完全性に不可欠です。これらのガイドラインに従い、90Ω/100Ω差動インピーダンス、対称性、クロストークの最小化を確保してください。
差動ペアルーティングルール
ベストプラクティス
- • 密結合: トレース間隔を3倍幅に保つ（3Wルール）
- • 対称ルーティング: 曲げ、ビア、コーナーを一致させる
- • 参照層: トレース全体で連続したグランドプレーンを使用
- • スタブを避ける: 未使用のビア長を最小化
避けるべきこと
- • 長さの不一致: >15 psのペア内スキュー
- • 90°曲げ: 45°またはアーク型のコーナーを使用
- • レイヤー変更: ビア遷移を最小化
- • ノイズ源への近接: スイッチング電源から遠ざける
インピーダンス目標
USB 3.x SuperSpeed
- • 差動：90Ω ±7Ω
- • シングルエンド：45Ω ±4.5Ω
USB 2.0
- • 差動：90Ω ±13.5Ω
- • 許容範囲が広い
長さマッチング要件
USB SuperSpeedインターフェースは、信号スキューを最小化するために正確な長さマッチングが必要です。異なるUSB速度では、ペア内およびペア間の長さマッチングに異なる要件があります。
USB長さマッチング仕様
| USB規格 | ペア内スキュー | ペア間スキュー | 最大長 |
|---|---|---|---|
| USB 2.0 | 厳格でない | N/A | 10インチ（PCB） |
| USB 3.0 Gen 1 | <15 ps | <100 ps | 8インチ（PCB） |
| USB 3.1 Gen 2 | <10 ps | <50 ps | 6インチ（PCB） |
| USB 3.2 Gen 2x2 | <10 ps | <25 ps | 4インチ（PCB） |
ペア内マッチング（最重要）
- • 差動ペアの両方のトレースは同じ長さでなければなりません
- • USB 3.x目標：<15 ps（<3 mm @ Er=4.0）
- • 微調整にはサーペンタインを使用
- • EDAツールでスキュー計算を検証
ペア間マッチング（副次的）
- • TXとRXペア間の長さ差
- • USB 3.0要件：<100 ps
- • USB 3.1/3.2はより厳しい要件
- • ペア内マッチングほど重要ではない
長さマッチング技術
- サーペンタイン: 長さを補償するために制御されたサーペンタインを追加。45°角を維持し、激しいサーペンタインを避ける
- スラック長: 自然な長さの違いとマッチング余裕を考慮してルーティングパスを計画
- EDAツール検証: デザインルールチェック（DRC）と高速ルールを使用して長さマッチング準拠を検証
USBコネクタ設計ガイドライン
USBコネクタのPCBレイアウト設計は、信号完全性、機械的信頼性、EMC性能にとって重要です。適切なコネクタフットプリント設計、パッドレイアウト、接地戦略は、USB仕様への適合性と信頼性を達成するために不可欠です。
コネクタレイアウトのベストプラクティス
- 推奨フットプリントを使用: コネクタメーカーが提供する公式のPCBフットプリント設計を常に使用し、正しいパッド寸法、間隔、機械的取り付け穴の位置を含める
- シールド接地: USBコネクタシェルは、コネクタの真下に複数のビア（4〜8個推奨）を使用してグランドプレーンへの低インピーダンス経路のためにPCBグランドに接続する必要があります
- クリアランスゾーンを維持: コネクタの周囲に少なくとも1mm（USB 2.0）または1.5〜2mm（USB 3.x）の銅なし領域を維持し、隣接するトレースやコンポーネントとの結合や潜在的な機械的干渉を防止します
- 機械的補強: 頻繁に挿入されるコネクタの場合、機械的強度を高めるためにスルーホール実装またはメッキされたスロット穴を使用し、追加のサポートのためにコネクタの下に厚い銅層または金属プレートを追加することを検討してください
USB Type-Cの特別な考慮事項
USB Type-Cコネクタは、可逆性とピン数が多いため、追加の注意が必要です。CC（構成チャネル）ピンには適切なプルアップ/プルダウン抵抗が必要で、SBU（補助バス）ピンはアプリケーションに応じて適切にルーティングする必要があります。
- • CCピンには5.1kΩプルダウン抵抗（UFP）または56kΩプルアップ抵抗（DFP）が必要
- • VBUSピンには電流をサポートするのに十分なトレース幅が必要（USB PDの場合最大5A）
- • SuperSpeed信号は90Ω差動インピーダンスを維持し、適切に長さをマッチングする必要があります
ESD保護設計
USBインターフェースは、外部からアクセス可能なコネクタであるため、静電気放電（ESD）に特に脆弱です。適切なESD保護は、製品の信頼性を確保し、IEC 61000-4-2（±8kV接触、±15kV空気）などの国際基準に準拠するために不可欠です。
ESD保護戦略
- TVSダイオード配置: TVS（過渡電圧サプレッサ）ダイオードをUSBコネクタのできるだけ近くに配置します（理想的には<10mm）。信号ラインへの短く直接的なトレースを使用し、寄生インダクタンスを最小化するために複数のビアを介して直接接地接続します
- 適切なTVS仕様: USB 2.0には低容量TVS（<5pF）を使用して信号劣化を回避します。USB 3.x SuperSpeedには、信号完全性を維持するために超低容量TVS（<0.5pF）を使用します。ブレークダウン電圧がVBUS（通常6V）を上回るが、IC損傷しきい値を下回ることを確認してください
- VBUS過電流保護: VBUSラインに復帰可能ヒューズ（PPTC）または電流制限ICを実装します。USB 2.0ホストポートの場合は最小500mA、USB 3.xの場合は900mA、USB PDの場合はプロファイルに応じて1.5A〜5A。電圧スパイクに対する過渡保護（TVSまたはMOV）を含めます
- 多層保護: 重要なアプリケーションの場合、多層ESD保護を実装します：コネクタでの1次TVS、電流制限のための信号トレース内の直列抵抗（22〜33Ω）、ICでの2次TVSまたはオンチップESD保護
ESD PCBレイアウトガイドライン
- • TVSダイオードをコネクタとチップ間の信号経路に配置します
- • TVSグランド接続用に専用のグランドビアアレイ（最小2個、4〜6個推奨）を使用します
- • グランドプレーンの連続性を確保 - TVSとコネクタ間のグランドパスでの分割を避けます
- • USB 3.x差動ペアにはインピーダンスバランスを維持するために対称なTVSレイアウトを使用します
- • 高リスク環境では、統合保護を備えた専用のUSB ESD保護ICの使用を検討してください
USB給電設計の考慮事項
USB Power Delivery（USB PD）により、USBは従来のUSB機能をはるかに超える最大100W（20V @ 5A）の電力を供給できます。適切な電源パス設計、VBUSトレースサイズ、デカップリング、電圧調整は、信頼性の高い高電力USBシステムに不可欠です。
USB PD電力レベル
| 電力プロファイル | 電圧 | 電流 | 電力 |
|---|---|---|---|
| USB 2.0/3.x | 5V | 0.5A / 0.9A | 2.5W / 4.5W |
| USB Type-C 1.5A | 5V | 1.5A | 7.5W |
| USB Type-C 3.0A | 5V | 3.0A | 15W |
| USB PD 3.0 (SPR) | 5V/9V/15V/20V | 最大5A | 最大100W |
| USB PD 3.1 (EPR) | 28V/36V/48V | 最大5A | 最大240W |
VBUSトレース設計
- • 適切なトレース幅を使用：≥20mil（0.5A）、≥40mil（1.5A）、≥80mil（3A）、≥120mil（5A）1ozカッパーで
- • IR降下とEMIを減らすためにVBUSトレース長を最小化します
- • 高電流アプリケーションには、複数の並列レイヤーまたはより厚い銅（2oz+）の使用を検討してください
- • 過電流保護のためにVBUSパスにヒューズまたは電流制限を含めます
デカップリングとフィルタリング
- • 過渡負荷のためにコネクタに大容量コンデンサ（100〜220µF）を配置します
- • 高周波デカップリングのためにセラミックコンデンサ（10µF + 0.1µF）を追加します
- • 特に長いケーブルの場合、EMIを減らすためにコモンモードチョークを使用します
- • USB PDコントローラとVBUS間にデカップリングコンデンサを配置します
USB PDコントローラ統合
USB PDには、電圧ネゴシエーション、CCピン通信、電力管理を処理する専用のコントローラICが必要です。信頼性の高い動作には、適切なコントローラの配置とルーティングが不可欠です。
- • USB PDコントローラをType-Cコネクタの近くに配置します（理想的には<50mm）
- • CCピントレースは短く（<25mm）、インピーダンス制御（〜50Ωシングルエンド）する必要があります
- • コントローラICでメーカー推奨のデカップリングスキームに従います
- • コントローラがVBUSスイッチングを処理する場合、適切な熱設計（銅面積、サーマルビア）を確保します
EMC適合性設計
電磁両立性（EMC）への適合は、USB機器が過剰な電磁干渉（EMI）を生成せず、外部干渉が存在する中でも正常に動作することを保証するために不可欠です。USB機器は、放射および伝導エミッションに厳格な制限を設定するFCC Part 15（米国）、CEマーキング（欧州）、およびその他の地域基準に準拠する必要があります。
主要なEMC基準
放射要件
- • FCC Part 15 Class A/B
- • CISPR 32 Class A/B
- • EN 55032 (Europe)
- • VCCI (Japan)
- • KCC (Korea)
イミュニティ要件
- • IEC 61000-4-2 (ESD)
- • IEC 61000-4-3 (Radiated RF)
- • IEC 61000-4-4 (EFT/Burst)
- • IEC 61000-4-5 (Surge)
- • IEC 61000-4-6 (Conducted RF)
EMCレイアウト技術
- • 堅実なグランドプレーンを基準として使用し、リターンパスのインピーダンスと放射を最小化します
- • USB差動ペアを密結合し、対称的にルーティングして差動モード放射を減らします
- • 不連続性を防ぐため、USB信号の下または近くのプレーン分割やギャップを避けます
- • 0.1µFおよび0.01µFデカップリングコンデンサを使用し、コネクタおよびICピンの近くに配置します
- • 低インピーダンスのリターンパスを作成するために、USBトレースの下にグランドビアを配置します（100〜200milごと）
シールドとグラウンディング
- • 複数のグラウンドポイント（4+ビア）を介してPCBグラウンドに360°接続された金属シェルのコネクタを使用します
- • EMIをシャーシに迂回させるためにコネクタシェルグラウンディングを実装します（1〜10nF安全コンデンサを使用）
- • 高周波ノイズを抑制するためにUSBポートの近くにコモンモードチョークまたはフェライトビーズを配置します
- • シールドケーブルを使用する場合は、コネクタシールドの正しい終端を確保します（周波数に応じてシングルポイントまたはマルチポイント）
- • クロストークと放射を減らすために、USBトレースに3〜5倍のトレース幅の間隔でグラウンドガードトレースを追加します
EMCフィルタリング戦略
コモンモードフィルタリング： コモンモードチョーク（CMC）は、USBケーブルでの伝導および放射エミッションを削減するために不可欠です。USB 2.0には90〜600Ω（@100MHz）CMC、USB 3.xには超低DCR（<0.3Ω）および低挿入損失のCMCを使用します。ノイズがケーブルに結合する前にキャプチャするために、CMCをコネクタの近く（<20mm）に配置します。
差動モードフィルタリング： USB仕様では差動ラインの直列抵抗を禁止していますが（信号完全性を低下させる）、VBUSとGNDのLCフィルタを使用して伝導エミッションを削減できます。典型的なVBUSフィルタ：10〜100µHインダクタ + 100〜470µFコンデンサ。フィルタコンポーネントがUSB PD電圧（最大20〜48V）および電流レベルに適合していることを確認してください。
フェライトビーズアプリケーション： フェライトビーズは、高周波ノイズを減衰させるためにVBUSラインで選択的に使用できます（100MHz〜1GHzの範囲で高インピーダンスを持つビーズを選択）。差動信号ラインでフェライトビーズを使用することは避けてください。非対称性を導入し、信号品質を低下させます。電源ピンのデカップリングには、ターゲットEMI周波数でインピーダンスがピークに達するビーズを使用してください。
EMCテストと検証
早期のEMCテストは、高価な再設計を避けるために不可欠です。設計サイクルの早い段階での事前適合性テストは問題を特定できます。主要なテストには、放射エミッション（30MHz〜6GHz）、伝導エミッション（150kHz〜30MHz）、ESD（±8kV接触/±15kV空気）、イミュニティテストが含まれます。予備的なEMIスキャンにはスペクトラムアナライザを使用し、認証前に完全なEMCテストを実施してください。
- • USBケーブルが接続されている場合と接続されていない場合の両方で放射エミッションテストを実行します（ケーブルはアンテナとして機能する可能性があります）
- • さまざまな動作モードをテストします：アイドル、一括データ転送、USB PDネゴシエーション、最大電力転送
- • すべてのフィルタ構成、シールド方法、グラウンディング戦略を文書化して生産参照用にします
- • ノイズ源を隔離するために、ボードレベルのEMIデバッグ用に近接場プローブの使用を検討してください
よくあるPCBレイアウトの間違い
経験豊富な設計者でも、USB高速レイアウトでミスを犯すことがあります。これらの一般的な落とし穴を理解することで、多くのデバッグ時間を節約し、高価なPCB再作業を回避できます。以下は最も一般的なUSB設計エラーとその回避方法です。
インピーダンスミスマッチの問題
- • エラー：実際のインピーダンスを計算せずにデフォルトのトレース幅を使用し、必要な90±10%の代わりに90Ωになる
- • 解決策：常にインピーダンス計算機を使用するか、PCB製造業者とスタックアップパラメータ（Er、高さ、銅厚）を確認します
- • エラー：ソルダーマスクと表面仕上げがインピーダンスに与える影響を考慮し忘れる（5〜10%変化する可能性）
- • エラー：ビアまたはコネクタ移行でインピーダンス不連続性を作成し、反射とアイダイアグラムの閉鎖を引き起こす
- • 解決策：インピーダンス制御されたビア（バックドリル、補償パッド）を使用し、コネクタフットプリントがデータシートのインピーダンスカーブと一致することを確認します
長さマッチングエラー
- • エラー：D+とD-の全長のみを一致させ、各セグメントのスキューを無視し、レイヤー間で異なる伝播遅延が発生
- • 解決策：各レイヤーセグメント内で±5milを一致させます。特にUSB 3.x SuperSpeedペア（±2mil）の場合
- • エラー：鋭い90°曲げを伴う蛇行トレースを使用し、インピーダンス不連続性と追加のEMIを導入
- • 解決策：45°または円弧蛇行を使用し（曲率半径≥3×トレース幅）、蛇行セグメント内のペア間隔を維持します
- • エラー：伝播速度の違いを考慮せずに複数のレイヤーをルーティングし、予期しないスキューが発生
コネクタ配置の問題
- • エラー：PCBエッジ近くにUSBコネクタを配置し、十分なグラウンドサラウンドがなく、放射EMIが発生
- • 解決策：コネクタの周囲少なくとも20mm以内に堅実なグラウンドプレーンを提供し、グラウンドビアフェンスを使用します（<λ/20間隔）
- • エラー：コネクタとコントローラIC間に他の高速信号をルーティングし、クロストークとノイズ結合が発生
- • 解決策：USB信号パスをクリアで隔離された状態に保ち、グラウンドガードトレースを使用するか、専用レイヤーにUSBトレースを配置します
- • エラー：コネクタシェルをシャーシグラウンドに適切に接続せず、重要なEMIシールドパスを欠く
その他の重要なエラー
- • エラー：USB差動ペアの下または近くにプレーン分割または電源プレーンを配置し、リターンパスの連続性を破壊
- • エラー：USB 3.x設計でVBUS電力供給要件を無視し、電圧降下と接続失敗が発生
- • エラー：過剰または不適切に配置されたデカップリングコンデンサを使用し、共振を生成して信号品質を低下させる
- • エラー：USB Type-Cの正しいCCピン抵抗を実装せず、ロール検出失敗が発生
- • エラー：適切なESD保護なしでUSB信号を露出させ、現場故障と信頼性の問題が発生
エラーを避けるためのベストプラクティス
- • レイアウトを開始する前に、常にUSBコントローラICおよびコネクタのデータシートを参照して、特定の設計要件を確認します
- • 設計ルールチェック（DRC）を使用して、重要な制約を強制します：インピーダンス、長さマッチング、間隔、クリアランス
- • PCB製造前に信号完全性シミュレーション（SPICE、IBIS）を実行して、アイダイアグラムとタイミングマージンを検証します
- • 初期設計のピアレビューを実施して、特にUSB 3.xおよびType-C実装の一般的な見落としを発見します
- • 将来の参照のため、および潜在的な問題のデバッグを支援するために、設計決定とトレードオフを文書化します
USB高速設計チェックリスト
この包括的なチェックリストを使用して、USB設計が最初の試みで機能することを確認してください。この体系的なアプローチは、初期計画から最終製造までのすべての重要な側面をカバーしています。
レイアウト前の計画
- □ USB標準と速度クラスを確認（USB 2.0、3.0、3.1 Gen 1/2、3.2、4.0）
- □ USBコントローラICのデータシートで推奨されるレイアウトとインピーダンス要件を確認
- □ 正しいインピーダンス特性を持つコネクタを選択（メーカーのSパラメータデータを確認）
- □ PCB製造業者とスタックアップパラメータを確認（Er、高さ、銅重量、許容差）
- □ 制御されたインピーダンスのトレース幅と間隔を計算（USB 2.0：90Ω差動、USB 3.x：90Ω±7%）
- □ 電源要件とUSB PD機能を決定（該当する場合）
- □ ESD保護戦略を計画（TVSダイオードの位置と定格）
ルーティングチェックリスト
- □ D+とD-を差動ペアとしてルーティング、エッジカップリング、均一な間隔
- □ 完全な参照プレーン上でルーティング（プレーン分割を横切らない）
- □ トレースをできるだけ短く直接的に保つ（USB 2.0 <12インチ、USB 3.x <6インチ推奨）
- □ ペア内長さマッチング±5mil（USB 2.0）または±2mil（USB 3.x SuperSpeed）
- □ 長さマッチングに45°または円弧蛇行を使用（鋭い90°曲げを避ける）
- □ 制御されたインピーダンスビアを使用（USB 3.xにはバックドリル、スタブ長を最小化）
- □ 各レイヤー遷移でグラウンドビアを配置（<λ/20間隔）
- □ 他の高速信号との最小間隔を維持（≥3×トレース幅）
- □ コネクタフットプリントがデータシートおよびインピーダンスモデルと一致することを確認
検証チェックリスト
- □ DRCを実行してインピーダンス、間隔、クリアランスルールを確認
- □ インピーダンス計算機でトレースインピーダンスを確認（ソルダーマスクと表面仕上げを考慮）
- □ 長さマッチングレポートを確認（ペア内およびペア間スキュー）
- □ 信号完全性シミュレーション（SPICE/IBIS）を実行してアイダイアグラムとタイミングを検証
- □ リターンパスの連続性を検証（プレーン分割なし、十分なビア密度）
- □ ESD保護コンポーネントの配置と値を確認（TVSクランプ電圧<データライン定格）
- □ デカップリングコンデンサの配置を確認（IC電源ピンから<10mm、複数の値）
- □ コネクタシールドのシャーシグラウンドへの接続を確認（低インピーダンスパス）
- □ USB Type-Cの場合、CCピンのプルアップ/プルダウン抵抗値を確認（Rd=5.1kΩ、Rp=56/22/10kΩ）
製造チェックリスト
- □ 製造ドキュメントで制御されたインピーダンス要件を指定（差動90Ω±7%）
- □ インピーダンステストクーポンとレポートを要求（TDR測定）
- □ ソルダーマスク定義を確認（インピーダンス制御トレース用のSMOBC）
- □ 表面仕上げを指定（高速信号にはENIGを推奨）
- □ 必要に応じてバックドリル用にビアをマーク（USB 3.xのスタブを削減）
- □ 製造ノートにIPC-A-600クラス2または3の要件を含める
- □ プロトタイプの電気テストを注文（フライングプローブまたはフィクスチャ）
チェックリスト使用のヒント
- • 各設計段階で参照用にこのチェックリストを印刷または保存します
- • 特定のUSB実装に合わせてチェックリストをカスタマイズします（該当しない項目を削除）
- • ピアレビュー時に重要な項目を第二者に確認してもらいます
- • 各項目を完了する際に逸脱や例外を文書化します
- • 各プロジェクトから学んだ教訓に基づいてチェックリストを更新します
重要なポイント
- USB SuperSpeedは90Ω ±7%の差動インピーダンスが必要
- ペア内スキューはペア間マッチングより重要
- コネクタブレイクアウトは最も困難な配線領域
- ESD保護は不可欠で、信号完全性を維持する必要があります
- Type-Cは向きと代替モードで複雑性が増します
- USB PDは大電流用の電源トレース設計が必要