無料オンラインPCBインピーダンス計算機

クイックプリセット:

EDA インポート

KiCadまたはAltiumからインポート

ドロップまたはクリック

Er = 4.1GNDH: 5W: 5
Scroll to Zoom | Drag to Pan | 100%

パラメータ

Ω
mil
mil
mil
分析とチェック

DFM チェック

幅/間隔:4/4mil
許容差:±10%
AIエンジニア
デモ
サンプル出力
Design meets IPC Class 2 requirements
Impedance within ±5% of 50Ω target
Trace width compatible with processes
Consider via stitching for transitions
製造性 警告 ヒント
結果

特性インピーダンス

シングルエンド
Z-se
56.6Ω
+13.1% 目標比 (50Ω)
DFM 適合
挿入損失
@ 1 GHz
0.208
dB/inch
遅延
146.8 ps/in
インダクタンス
8.30 nH/in
キャパシタンス
2.60 pF/in

エンジニアリングチートシート

一般的なプロトコル

USB 2.0
緩い許容差
90Ω Diff
±15%
USB 3.x
重要な長さマッチング
90Ω Diff
±10%
PCIe Gen3/4
低損失材料が必要
85Ω Diff
±10%
DDR4 Data
バイトレーンごとの長さマッチング
40-50Ω SE
±5%
Ethernet
磁気結合
100Ω Diff
±15%

材料選択ガイド

  • 標準FR-4 (Tg 130-150)

    低コスト。<1GHzデジタル回路に適しています。高損失正接 (Df ~0.02)。

  • 高Tg FR-4 (Tg 170+)

    多層基板に適しています (>6L)。Isola 370HR。

  • 低損失 / 高速

    10Gbps+に必須。Megtron 6, Rogers 4350B。低Df (~0.002)。

製造制限 (DFM)

最小トレース/間隔 (標準)4/4 mil
最小トレース/間隔 (高度)3/3 mil
最小ドリル (機械)8 mil (0.2mm)
最小レーザードリル (HDI)3-4 mil
アスペクト比 (ビア)8:1 (Std), 10:1 (Adv)
プロのヒント: インピーダンス不連続を防ぐため、常にトレースをプレーンエッジから少なくとも2H(誘電体高さの2倍)離してください。
エンジニアリングの基礎

PCB設計のインピーダンス基礎

信号完全性エンジニアの必須知識。これらの概念をマスターして、信頼性の高い高速回路を設計しましょう。

特性インピーダンス (Z₀) とは?

特性インピーダンスは、伝送線路に沿って伝播する波の電圧と電流の比です。これは、トレースの物理的な形状(幅、厚さ、グランドプレーンからの高さ)とPCB材料の誘電率(Dk)に依存します。無損失線路の場合、Z₀ = √(L/C)、ここでLは単位長さあたりのインダクタンス、Cは単位長さあたりの容量です。

50Ω
シングルエンドデジタル信号、RF
75Ω
ビデオ、ケーブルTV、放送
100Ω
差動ペア (USB, HDMI, PCIe)

主要なインピーダンス公式

マイクロストリップインピーダンス

Z₀ = (87/√(εᵣ+1.41)) × ln(5.98H/(0.8W+T))

外層トレースの近似値。W/H > 0.1 および εᵣ < 16 の場合に有効。

εᵣ誘電率 (Dk)
Hグランドプレーンまでの高さ
Wトレース幅
Tトレース厚さ

ストリップラインインピーダンス

Z₀ = (60/√εᵣ) × ln(4H/(0.67π(0.8W+T)))

2つのグランドプレーン間の内層トレース用。EMIシールドが優れています。

εᵣ誘電率
H総誘電体高さ
Wトレース幅
Tトレース厚さ

伝播遅延

tpd = 85 × √(0.475εᵣ + 0.67) ps/in

信号が1インチ伝播するのに必要な時間。タイミング解析に重要。

tpd伝播遅延
εᵣ実効誘電率

差動インピーダンス

Zdiff = 2 × Z₀ × (1 - k)

差動ペア用。kはトレース間の結合係数。

Zdiff差動インピーダンス
Z₀シングルエンドインピーダンス
k結合係数 (0-1)

表皮深さ

δ = √(ρ/(π×f×μ))

電流密度が37%に低下する深さ。高周波損失に影響。

δ表皮深さ
ρ抵抗率 (銅: 1.68×10⁻⁸ Ω·m)
f周波数 (Hz)

ビアインダクタンス

L = 5.08h[ln(4h/d) + 1] nH

Johnsonのビアインダクタンス公式。電源整合性に重要。

hビア高さ (インチ)
dビア直径 (インチ)
Lインダクタンス (nH)

クイックリファレンステーブル

一般的なPCB材料

材料DkDf用途
FR-4標準4.2-4.50.02汎用, <3Gbps
FR-4 High Tg4.2-4.40.018鉛フリー、高温
Isola 370HR4.040.021高信頼性
Megtron 63.40.002高速, 25Gbps+
Rogers 4350B3.480.0037RF/マイクロ波 10GHzまで
Rogers 4003C3.550.0027低コストRF

標準インピーダンス目標

インターフェースZ₀ (SE)Zdiff備考
DDR4/DDR540Ω80Ω±10% 許容差
USB 2.045Ω90Ω±10%
USB 3.x/445Ω85Ω±10%
PCIe Gen3/4/550Ω85Ω±10%
HDMI 2.x50Ω100Ω±10%
Ethernet 1G50Ω100Ω±10%
SATA50Ω100Ω±15%

銅箔重量変換

重量 (oz)厚さ (mil)厚さ (μm)電流 (A/mm)
0.5 oz0.7 mil17.5 μm~3A
1 oz1.4 mil35 μm~6A
2 oz2.8 mil70 μm~12A
3 oz4.2 mil105 μm~18A

表皮深さ vs 周波数

周波数表皮深さ影響
100 MHz6.6 μm影響最小
1 GHz2.1 μm0.5ozに影響開始
5 GHz0.93 μm顕著な損失
10 GHz0.66 μm平滑銅箔使用
25 GHz0.42 μm重要 - HVLP必須

マイクロストリップ vs ストリップライン比較

マイクロストリップ

外層トレース

  • 伝播速度が速い (FR-4で約6.4 in/ns)
  • プローブとデバッグが容易
  • 製造コストが低い
  • EMI放射が高い
  • クロストークの影響を受けやすい

ストリップライン

内層トレース

  • 優れたEMIシールド
  • トレース間のクロストークが低い
  • より一貫したインピーダンス
  • 伝播速度が遅い (約5.8 in/ns)
  • テストアクセスが困難

インピーダンス制御のプロのヒント

3Wルール

クロストークを最小限に抑えるため、トレース間隔 ≥3× トレース幅を維持。重要な信号には5Wを使用。

リターンパス

高速トレースの下に常に連続したグランドプレーンを確保。分割やスロットを避ける。

長さマッチング

DDRの場合、データラインを±10mil以内でマッチング。短いトレースにはサーペンタインルーティングを使用。

ビアスタブ

>10Gbps信号にはビアバックドリルを実施。スタブはλ/4周波数で反射を引き起こす。

エンジニアリングインテリジェンス

エンジニアがImpedanceCalculatorを信頼する理由

高精度物理エンジンとAIを組み合わせて、数秒で信号完全性の問題を解決。

リアルタイム精密物理

IPC-2141準拠のソルバーがインピーダンス、インダクタンス、キャパシタンスを即座にフィードバック。

  • 即座のフィードバック
  • IPC-2141準拠
  • マイクロストリップとストリップライン
100 Ω
Real-time Calculation
NarrowWide

AI駆動分析

統合AIが形状を分析し、製造リスクと物理的制限を検出。

  • アシッドトラップ検出
  • 高損失警告
  • スタックアップ最適化
AI Detection
Acid Trap Risk
AI Detection
Impedance OK

周波数依存損失

信号完全性のため、目標周波数範囲での挿入損失を計算。

  • 誘電損失 (Df)
  • 表皮効果損失
  • 粗さモデリング
Insertion Loss (dB/in)
FR-4Rogers
1 GHz10 GHz20 GHz
10k+
毎日の計算
99.9%
精度
500+
材料
IPC-2141
準拠

よくある質問

なぜ50Ωが標準インピーダンスなのですか?
50Ωは、同軸ケーブルにおける高電力処理能力(30Ω)と最小信号減衰(77Ω)の間の歴史的な妥協点です。電力伝送効率と実用的な製造公差のバランスが取れているため、RFおよび高速デジタルインターフェースの標準となりました。
Dk(誘電率)とDf(損失正接)の違いは何ですか?
Dkはインピーダンスと信号速度に影響します - Dkが高いほど50Ωには細いトレースが必要で、信号が遅くなります。Dfは高周波での誘電損失を決定します。5Gbps以上の信号には、標準FR-4(Df ≈ 0.02)の代わりにDf < 0.01の材料(Megtron 6など)を選択してください。
「表皮効果」は設計にどのような影響を与えますか?
高周波(>1GHz)では、電流は主に導体表面を流れます。10GHzでは、銅の表皮深さはわずか0.66μmです。これにより交流抵抗と損失が増加します。平滑(HVLP)銅箔を使用し、高周波設計には幅広のトレースを検討してください。
どのようなインピーダンス許容差を指定すべきですか?
ほとんどのデジタル信号の標準許容差は±10%です。重要なRFアプリケーションでは±5%が必要な場合がありますが、コストが増加します。インピーダンスが温度(FR-4では約+0.1%/°C)および製造プロセスの変動により変化することを常に考慮してください。
ビアは信号完全性にどのように影響しますか?
ビアはインダクタンス(通常0.5-1.5nH)とキャパシタンスを追加し、インピーダンス不連続を引き起こします。高速信号の場合:より小さいドリルサイズ(8-10mil)を使用し、スタブをバックドリルし、近くにグランドビアを追加し、クリティカルパスのビア数を最小限に抑えます。
差動信号はいつ使用すべきですか?
次の場合に差動ペアを使用:高速シリアルリンク(>1Gbps)、長いトレース(>6インチ)、ノイズの多い環境、またはボード間接続。メリットには、より良いノイズ耐性、低いEMI、より低い電圧スイングを使用する能力が含まれます。

設計を始める準備はできましたか?

無料のオンラインツールで今すぐインピーダンスの計算を開始。製造可能なレポートを即座にエクスポート。